聴講無料---事前申込みは不要(当日受付のみ)

▼2月1日(木)
セミナーセッション ルームA セミナーセッション ルームB セミナーセッション ルームC
時間 第1会場 第2会場 第3会場 第4会場 第5会場 第6会場 第7会場 第8会場 第9会場 第10会場
10:30〜11:15    
Axis Systems社のシミュレーション、アクセラレーション、エミュレーションを可能とした世界最高速検証システム「Xcite」と「Xtreme」
アクシス ジャパン(株)
大島 良夫 氏
(プロダクト スペシャリスト マネージャ)
 
   
システム・タイミングを考慮したタイミング・ドリブンSiP設計手法
日本ケイデンス・デザイン・
システムズ社
益子 行雄 氏
(PCB事業部 マーケティング・マネージャー)
シノプシス・ソリューションで実現する FPGA SoC
日本シノプシス(株)
神尾 誠司 氏   
(技術本部 サポートエンジニアリング グループ)
高速 & インプリメンテーション可能なC/C++設計環境の提案
セイコーインスツルメンツ(株)
David Park 氏 
(VP of Marketing /
C Level Design, Inc)
大規模論理合成ツール
「Leonardo Spectrum」新機能のご紹介

(株)スピナカー・システムズ 宮島 健 氏
(営業技術部)
シルバコの回路シュミレータ Smart Spice の新モデル
(株)シルバコ・ジャパン
Ivan Pesic 氏
(シルバコ・インターナショナル 社長)
11:30〜12:15
SimPOD社が提供する実MPUチップモデリングによるH/W,S/W Co-Simulation 環境
伊藤忠テクノサイエンス(株)
渡辺 雄一郎 氏
(EDAソリューション営業部)
Simplex Solutionsの戦略及び製品紹介
シンプレックス
ソリューションズ(株)
山本 健次 氏
(セールス マネージャー)
SILVACO のバックエンド EDA 戦略と LPE ツール群
(株)シルバコ・ジャパン 
蒲原 格 氏 
(技術部・次長)
Regent-バスI/Fにおけるレジスターマップの効率的設計環境
セイコーインスツルメンツ(株)
佐野 高史 氏 
(システム営業技術部)
システム・デザインに向けたC言語からのハイレベル合成とインターフェース合成の統合手法
フューチャーデザイン
オートメーション(株)
嶋崎 等 氏 (開発部 部長)
ARMやMIPSのCPUコアを
内蔵するAltera社のExcaliburファミリのご紹介

(株)アルティマ 
ジェイソン・クラウス 氏
(応用技術部/日本アルテラ(株))
「IP Evaluation and Qualification」
イノテック(株)
夏井 聡 氏
(システム検証グループ)
"Low Power & High Perfomance" MIPS 32ビット・64ビット マイクロプロセッサ"ハードコア"及び
"ソフトコア"最新動向

日本ミップス・テクノロジーズ
Jean Taso 氏
(Manager,Industial Marketing / MIPS Technologies Inc.)
Designing 100 Million Gate Chips for the Next Generation Communication Products
Silicon Perspective Corporation
Wei-Jin Dai 氏 (Vice President of Research and Development)
Numerical-Corporate presentation
NUMERICAL TECHNOLOGIES Inc.
Michael Sanie 氏
(Marketing/Derector of Marketing & Business Development,IC Design)
12:30〜13:15
SoCに再プログラム機能を与えるEmbedded FPGA の技術
アクテルジャパン(株) 
Yankin Tanurhan 氏
(Director,Embedded FPGA
Actel Co.)
"新製品"VoltageStorm SoCによる高精度なゲートレベル・パワーグリッド解析手法のご紹介
シンプレックス ソリューションズ(株)
染葉 建治 氏
(AE マネージャー)
先進のアナログ回路シミュレータ Smart Spice
(株)シルバコ・ジャパン 
人見 九二男 氏 
(技術部・主任)
PC版 IC設計環境 Tanner Tools Pro
(株)図研 
Scott Wedge 氏
(Director of Marketing / Tanner EDA)
プリント基板・ICパッケージのEMI解析 −電磁界解析ソフトウェアによる周波数・波形解析の応用−
アンソフト・ジャパン(株)
鈴木 誠 氏
シノプシスの構文ルールチェッカーがもたらす設計の効率化
日本シノプシス(株)
大森 康弘 氏
(技術本部 フィールドサポートグループ ハイレベルデザイン担当 主任)
Modeling Solution for Mixed-Signal and RF IC Design
NTTアドバンステクノロジ(株)
Zhihong Liu 氏
(President, CEO /
BTA Technology, Inc.)
TransEDA社のVerificationソリューションについて
(株)キー・ブリッジ
Michael Stuart 氏
(V.P. Technical Support / TransEDA PLC)
CATS-Photolynx presentation
NUMERICAL TECHNOLOGIES Inc.
Michael Sanie 氏
(Marketing/Derector of Marketing & Business Development,IC Design)
IPコアベース System on Programmable Chip のハード/ソフト協調検証から P&R までの統合フロー
メンター・グラフィックス・ジャパン(株)
布施 恭子 氏
(テクニカルセールスHDLグループ課長代理)
13:30〜14:15
セミフォーマル技術による
ホワイトボックス検証

パシフィック・デザイン(株) 
朽木 順一 氏 
(新商品サービス部 HDL検証
グループ)
メモリモデリングとデータドリブン検証手法
デナリソフトウェア(株)
(Denali Software, Inc.) Sanjay K. Srivastava 氏
(President / CEO)
C based Design / e to RTL- Architecture Synthesis tool「A|RT Designer」-IP creatier with A|RT Designer
Frontier Design Inc.
Eva Decamps 氏
(Application Engineer)
図研オリジナルPCIコアと汎用ブリッジの紹介
(株)図研
安藤 弘敬 氏
(SoC事業部システムLSI設計課マネージャー)
設計の生産性を最大化する戦略的プラットホーム(Blackstone による「コンピュートファーム」の実現)
伊藤忠テクノサイエンス(株)谷口 耕三 氏
(EDAソリューション営業部)
アントリム社が提供するミックスドシグナル設計自動化環境とアナログ回路のIP化
アントリム デザイン システムズ(株)
桜井 至 氏
(技術部長)
Hot Carrier Verification in SOC Design
NTTアドバンステクノロジ(株)
Zhihong Liu 氏
(President, CEO /
BTA Technology, Inc.)
SoC設計のための次世代
検証手法のご紹介

(株)スピナカー・システムズ
Stephen R. Pollock 氏
(マーケティング担当 副社長 / Real Intent社)
IP reuse and Hardware Sythesis from "C" based description
(株)ソリトンシステムズ Viraphol Chaiyakul 氏
(Y Explorations, Inc.)
HDL Endeavorを用いた技術者教育のニューパラダイム 〜マルチメディア教材と従来教育の共存〜
(株)エッチ・ディー・ラボ
高島 史明 氏
(設計コンサルタント)
14:30〜15:15
Testing for 100Mgetes chips:Challanges and solutions
インフォメーション・テクノロジー・ソリューション(株)
Brian Keller 氏 (Senior Architect / IBM Corporation TDA Lab.)
ADVANCED SYSTEM LEVEL DESIGN TOOLS FOR RAPID IMPLEMENTATION FROM CONCEPT TO SILICON
CELOXICA

COLIN MASON 氏
(BUSINESS DEVELOPMENT MANAGER - APAC)
DFT Rules Checking For RTL Designs
パシフィック・デザイン(株) 
Ralph Marlett 氏 
(Product Director / Interra Inc.)
Veritools社のデジタル・アナログ・ミックス環境の新デバッグソリューション
(株)ガイア・システム・ソリューション/ ベリツール
Robert Schopmeyer 氏
(President / Veritools Inc.)
CとHDLの混在設計検証環境 VisualSLD
セイコーインスツルメンツ(株)
牧野 潔 氏
(システム営業技術部)
高精度回路シミュレータ Star-Hspice の最新機能
アバンティジャパン(株)
西海 栄一 氏
(CADシステム事業部テクニカルサポート部・主任/NTTアドバンステクノロジ(株))
EDAリソース最適化システムのご紹介(ハード、ソフトの稼動診断、最適化の手法)
ダイキン工業(株) 
舟本 勝 氏 
(電子システム事業部 第一部 課長)
設計再利用環境 QDS(QuickUse Development System)
メンター・グラフィックス・ジャパン(株)
鈴木 貞雄 氏
(コンサルティング部 デザインリユースグループ部長)
設計フローの効率化を実現するデザインデータマネジメントと高速検証環境
(株)ソリトンシステムズ
伊達 啓次郎 氏
Predictable timing closure in Avant!'s SinglePass Methodology
アバンティジャパン(株)
Paul Baek 氏
(Avant! Corporation)
15:30〜16:15 Logic Vision 社による
SOCテストインフラの構築と
今後のテスト設計手法について

パシフィック・デザイン(株) 
増田 慎吾 氏 
(EDAサービス部 テストグループ リーダー)
The Challenge of Analog/Digital Mixed Simulation
パシフィック・デザイン(株) Andy Huang 氏 
(President & CEO / ACAD
Corporation)
高速デジタル CMOS の為の新しいキャラクタライズソリューション
伊藤忠テクノサイエンス(株)
渡辺 良雄 氏
(EDAソリューション営業部)
Legend社 メモリIP向け特性値解析ツール MemCharについてのセミナー
セイコーインスツルメンツ(株)
太田 浩史 氏
(システム営業事業部)
Embeded Macro Test using IBM TestBench
インフォメーション・テクノロジー・ソリューション(株)
Dale Meehl 氏 (Engineering Manager / IBM Corporation TDA Lab.)
Nova-Explore による RTL設計の効率化
アバンティジャパン(株)
妹尾 康男 氏
(CADシステム事業部フロントエンドビジネス部・課長/NTTアドバンステクノロジ(株))
富士通の ASIC向け超高速ネットワーク技術 −2.5Gbps インタフェース技術−
富士通(株)
酒井 敏昭 氏 (第一システムLSI事業部 設計部 プロジェクト課長)
エレクトロニクス産業の次のチャレンジ/プラットフォーム・ベース設計
日本ケイデンス・デザイン・システムズ社
広瀬 文保 氏
(副社長)
QuickLogic エンベデッド・スタンダード・プロダクトソリューション、FPGAと埋め込み型コアの統合
クイックロジック コーポレーション

秋本 秀樹 氏
(テクニカルマネージャ)
Concurrent signal integrity for VDSM design
アバンティジャパン(株)
Paul Baek 氏
(Avant! Corporation)
16:30〜17:15
セミカスタムプロセッサ
「VUPU」

パシフィック・デザイン(株)
北島 利明 氏 
(デザインサービス部兼開発部・取締役部長代理)
FPGAとASIC開発に最適な統合ツール『Active-HDL』
アセットコア・テクノロジー(株)
太田 博之 氏
(アルデック部・営業技術)
米国EDA/Linuxの現状と今後の展開
日本SGI(株)
John Brown氏
(EDA Technical consultant/米国SGI)
 
HWのC言語設計で活用できる協調検証システム V-CPU
セイコーインスツルメンツ(株)
百瀬 茂 氏
(システム営業技術部)
 
形式検証ツール Design VERIFYer/Design INSIGHT の概要
アバンティジャパン(株)
山口 一明 氏
(CADシステム事業部フロントエンドビジネス部・課長/NTTアドバンステクノロジ(株))
シノプシスのナノメータ・アナリシス製品とその展望
日本シノプシス(株)
関口 聡 氏 (技術本部 プロダクトスペシャリストグループ ナノメータアナリシス担当 技師)
DSM 設計におけるタイミングクロージャ実現のためのソリューション Tera Optimize
メンター・グラフィックス・ジャパン(株)
森田 弘明 氏
(テクニカルセールス DSM2グループ)
CoWare が提唱するプラットフォーム・ベース・デザインを用いた SoC設計ソリューション
コーウェア(株)
川原 常盛 氏
(シニアアプリケーションエンジニア)
 
e*ECAD社の新しいEDAツール ネット従量制提供のビジネスモデル
(株)シルバコ・ジャパン
Ivan Pesic 氏
(e*ECAD 社長)


▼2月2日(金)
セミナーセッション ルームA セミナーセッション ルームB セミナーセッション ルームC
時間 第1会場 第2会場 第3会場 第4会場 第5会場 第6会場 第7会場 第8会場 第9会場 第10会場
10:30〜11:15
(10:15〜12:00)
主催者セミナー
「デジミクロン世代の設計課題と最新技術」
JEITA EDA技術専門委員会 DMD研究会 他、招待講演

  
   
Collaborative Commerce and Design Solution
nTool Corporation 
Russell Ito 氏 
(Chief Technology
Officer/V.P.)
 
HDL Score-コードカバレージを併用したHDL検証環境と その効果
セイコーインスツルメンツ(株)
平川 聡 氏
(システム営業技術部)
 
「システムLSI の未来は、NECが拓く」 −NECシステムLSI設計環境の現状と今後−
NEC 西口 信行 氏
(システムLSI設計技術本部・設計メソドロジグループ グループマネージャ)
メモリにおけるFunctional
Verificationについて

(株)キー・ブリッジ
Simon Napper 氏
(COO /
Innologic Systems, Inc.)
微細化、高周波半導体設計におけるノイズとクロックの設計改善
BTA-Ultima
Wayne Dai 氏
(Chairman & CEO)
Numerical-introduction to Subwavelength presentation
NUMERICAL TECHNOLOGIES Inc.
Michael Sanie 氏
(Marketing/Derector of Marketing & Business Development,IC Design)
 
次世代移動体通信用LSIの設計、検証およびプロトタイピング環境と事例
アジレント・テクノロジー(株)
大場 淳一 氏
(EES of EDA Division)
11:30〜12:15
タイミング クロジャーにおける"新製品"IP-Stationのご紹介
シンプレックス
ソリューションズ(株)
藤田 浩三 氏
(セールス&マーケティング)
設計の生産性を加速させる
データ管理と設計資産の再利用環境のトータルソリューション

伊藤忠テクノサイエンス(株)
Daniel L. White 氏
(EDAソリューション営業部)
LSIフルカスタムレイアウトでの設計手法および設計環境の改善提案
(株)シルバコ・ジャパン 
桑垣 武司 氏 
(技術部 主任)
システム・デザインに向けたC言語からのハイレベル合成とインターフェース合成の統合手法
フューチャーデザインオートメーション(株)
嶋崎 等 氏 (開発部 部長))
「IP Evaluation and Qualification」
イノテック(株)
夏井 聡 氏
(システム検証グループ)
アントリム社が提供するミックスドシグナル設計自動化環境とアナログ回路のIP化
アントリム デザイン システムズ(株)
桜井 至 氏
(技術部長)
Architecting for Success
-Managing the Cost of Communication in SOCs-

イノテック(株)
Drew Wingard 氏 
(CTO / Sonics, INC.)
 
Cadabra-Corporate presentation
NUMERICAL TECHNOLOGIS Inc.
Anjaneya Thakar 氏
(worldwide field operations / VP of Technology Licensing)
12:30〜13:15
Knights CAD ナビゲーション LOGIC MAP 故障ゲートの指摘と対応するレイアウトの連動
(株)ベスト・テクノロジー
小野寺 則仁 氏
(営業部 課長)
C based Design / e to RTL- Architecture Synthesis tool「A|RT Designer」-IP creatier with A|RT Designer
Frontier Design Inc.
Eva Decamps 氏
(Application Engineer)
モバイルマルチメディア開発ソリューション
(株)図研
高津 泰夫 氏
(SoC事業部ソフトウェア開発課 課長)
高精度配線寄生効果(R.C.L)
抽出・最適化システム
「DISCOVERY」

(株)シルバコ・ジャパン 
柳 孝裕 氏 
(技術部)
Testing for 100Mgetes chips:Challanges and solutions
インフォメーション・テクノロジー・ソリューション(株)
Brian Keller 氏 (Senior Architect / IBM Corporation TDA Lab.)
ハードウェア・エミュレータ Celaro の最新機能運用事例の紹介
メンター・グラフィックス・
ジャパン(株)
保坂 浩庸 氏
(エミュレータ営業部営業グループマネージャ)
EDAリソース最適化システムのご紹介(ハード、ソフトの稼動診断、最適化の手法)
ダイキン工業(株) 
舟本 勝 氏 
(電子システム事業部 第一部 課長)
シノプシスの提唱するスタティック検証ソリューション
日本シノプシス(株)
若山 象司 氏
(技術本部 フィールドサポートグループ ハイレベルデザイン担当 主任)
"Low Power & High Perfomance" MIPS 32ビット・64ビット マイクロプロセッサ"ハードコア"及び
"ソフトコア"最新動向

日本ミップス・テクノロジーズ
Jean Taso 氏
(Manager, Industrial Marketing / MIPS Technologies Inc.)
21世紀のニーズに応える
ニューコンセプト Xilinx
プラットフォームFPGAの技術解説

ザイリンクス(株)
荒井 雅 氏
(マーケティング部 部長)
13:30〜14:15
セミフォーマル技術によるホワイトボックス検証
パシフィック・デザイン(株) 朽木 順一 氏
(新商品サービス部 HDL検証グループ)
メモリモデリングとデータドリブン検証手法
デナリソフトウェア(株)
(Denali Software, Inc.) Sanjay K. Srivastava 氏 
(President / CEO)
次世代検証手法による
設計効率化

(株)図研 
辻 智之 氏 
(SoC事業部 EDAセールスチーム
AEマネージャー)
IP流通とRTLサインオフに対応 − 業界標準スタイルガイドに準拠したRTLスタイルチェッカ"RTqualify"
セイコーインスツルメンツ(株)
今井 日出樹 氏
(システム開発部)
Embeded Macro Test using IBM TestBench
インフォメーション・テクノロジー・ソリューション(株)
Dale Meehl 氏 (Engineering Manager / IBM Corporation TDA Lab.)
CoWare が提唱するプラットフォーム・ベース・デザインを用いた SoC設計ソリューション
コーウェア(株) 
川原 常盛 氏 
(シニアアプリケーションエンジニア)
シノプシスの大規模検証
ソリューション

日本シノプシス(株)
佐藤 克哉 氏 (技術本部 フィールドサポートグループ ハイレベルベリフィケーション担当 セクションマネージャ)
Designing 100 Million Gate Chips for the Next Generation Communication Products
Silicon Perspective Corporation
Wei-Jin Dai 氏
(Vice President of Research and Development)
SpecC によるシステム設計
(株)ソリトンシステムズ
山代 建治 氏
強化されたシノプシスのフィジカル・シンセシス・ソリューション
日本シノプシス(株)
ビル・ベーカー 氏 
(技術本部 プロダクトスペシャリストグループ グループマネージャ)
14:30〜15:15
DFT Rules Checking For RTL Designs
パシフィック・デザイン(株) Ralph Marlett 氏 
(Product Director /
Interra Inc.)
SUN, CTC の提案する次世代 LSI設計環境「コンピュートファーム」の戦略と方向性
伊藤忠テクノサイエンス(株)
Peter Denyer 氏
(EDA Segment Director / Sun Microsystems, Inc.))
Virtual System Prototypeを使用したシステム全体の検証方法
(株)ガイア・システム・ソリューション/バースト・システム・テクノロジ
Graham Hellestrand 氏
(CEO / Vast Systems Technology Corp.)
RTLデザインプランニング − IPストラクチャードベースタイミングクロージャ"SiDP"
セイコーインスツルメンツ(株)
加藤 正博 氏
(システム開発部)
8ビットマイコン内蔵のFPGAの御紹介
アトメル・ジャパン(株)
Martin Mason 氏 (変更の場合あり)
(PSLi マーケティングマネージャ/
Atmel Corporation)
Quick SD(LVDS)を用いた広帯域シリアル・バスの実現
クイックロジック コーポレーション
秋本 秀樹 氏
(テクニカルマネージャ)
シノプシスのテストプロダクト・ロードマップ
日本シノプシス(株)
一家 清志 氏 
(技術本部 フィールドサポートグループ ハイレベルデザイン担当 技師)
IPコアを用いてSOPCを
実現するアルテラのPLD

(株)アルティマ 
堀内 伸郎 氏
(マーケティング部/日本アルテラ(株))
"Neolinear: Turning analog designs into analog IP"
(株)ソリトンシステムズ  Anthony J. Gadient 氏
(Neo Linear, Inc.)
IP流通を促進する新型設計支援
〜設計スタイルガイドとRT qualify〜

(株)エッチ・ディー・ラボ
大串 哲弘 氏
(設計コンサルタント)
15:30〜16:15
Logic Vision 社による SOCテストインフラの構築と今後のテスト設計手法について
パシフィック・デザイン(株)
増田 慎吾 氏
(EDAサービス部 テストグループ リーダー)
The Challenge of Analog/Digital Mixed Simulation
パシフィック・デザイン(株)
Andy Huang 氏
(President & CEO / ACAD Corporation)
スタンダードセルを
完全自動合成する Prolific社ProGenesis

伊藤忠テクノサイエンス(株)
沢口 征雄 氏
(EDAソリューション営業部)
SoCに再プログラム機能を
与える Embedded FPGA の技術

アクテルジャパン(株)
Yankin Tanurhan 氏
(Director, Embedded FPGA Actel Co.)
RF/Microwave シミュレータ 及び RFモデリング・ソリューションGoldenGateのご紹介
(株)図研
Jeff Pels 氏 (Applications Engineer / Xpedion Design Systems, Inc.)
CとHDLの混在設計検証環境 VisualSLD
セイコーインスツルメンツ(株)
牧野 潔 氏
(システム営業技術部)
Seamless Multi-Abstruction Modeling -上流設計の成功を決定する異なる抽象度の混在設計と検証
メンター・グラフィックス・ジャパン(株)
柴下 哲 氏
(コ・デザイン/ESD部 部長)
テストベンチ開発手法の
進むべき方向性

イノテック(株)
Michael Meredith 氏
(VP Technical Marketing / Chronology Corporation)
"Streamlining IC Design Through-put with Monterey's Physical Prototyping and Complete Physical Implementation Solutions"
(株)ソリトンシステムズ
Bill Alexander 氏
(Monterey Design Systems, Inc.)
シノプシスの論理合成ソリューション
日本シノプシス(株)
長谷川 達之 氏
(技術本部 フィールドサポートグループ ハイレベルデザイン担当 技師)
16:30〜17:15
セミカスタムプロセッサ
「VUPU」

パシフィック・デザイン(株) 北島 利明 氏
(デザインサービス部兼開発部・取締役部長代理)
FPGAとASIC開発に最適な統合ツール『Active-HDL』
アセットコア・テクノロジー(株)
太田 博之 氏
(アルデック部・営業技術)
 
高速 & インプリメンテーション可能なC/C++設計環境の提案
セイコーインスツルメンツ(株)
David Park 氏
(VP of Marketing /
C Level Design, Inc.)
Axis Systems社のシミュレーション、アクセラレーション、エミュレーションを可能とした世界最高速検証システム「Xcite」と「Xtreme」
アクシス ジャパン(株)
大島 良夫 氏
(プロダクト スペシャリスト マネージャ)
プラットフォーム・ベース手法による SoC のデザインキット化
メンター・グラフィックス・ジャパン(株)
Michael Chen 氏 
(SoC Verification Business Unit Director / Mentor Graphics Corporation)
エレクトロニクス産業の次のチャレンジ/プラットフォーム・ベース設計
日本ケイデンス・デザイン・システムズ社
広瀬 文保 氏 (副社長)
Quickturnの提唱する高速設計環境
―High Performance Verification Solution

日本ケイデンス・デザイン・システムズ社 
クイックターン・デザイン・システムズ 
西野義典
(TtMEマネージャ)
SoC設計におけるスピナカー
IPソリューション

(株)スピナカー・システムズ
御手洗 敬 氏
(IP営業推進部)
SystemC を用いた開発環境と設計フロー
日本シノプシス(株)
中野 淳二 氏 
(技術本部 フィールドサポートグループ ハイレベルデザイン担当 技師)
 



日本エレクトロニクスショー協会
Phone: 03-5402-7601 FAX: 03-5402-7605  e-mail: edsfair@jesa.or.jp http://www.jesa.or.jp/
All Rights Reserved by Japan Electronics Show Association