平成12年11月9日
報道関係資料

EDA TechnoFairとFPGA/PLD Design Conference&Exhibitを統合
新展示会「Electronic Design and Solution Fair 2001」の開催について

社団法人電子情報技術産業協会

 社団法人電子情報技術産業協会(略称:JEITA、会長:庄山悦彦)は、平成13年2月1日(木)から2日(金)の2日間、横浜国際平和会議場(パシフィコ横浜 展示ホール)で「Electronic Design and Solution Fair 2001」を開催いたします。

 本展示会は、1993年以来、社団法人日本電子機械工業会(略称:EIAJ、現:社団法人電子情報技術産業協会)が開催していた「EDA TechnoFair」と、FPGA/PLDベンダー各社および大学関係者が組織して実施して来た「FPGA/PLD Design Conference&Exhibit」を統合して開催する新展示会で、今回は21世紀の幕開けを告げる開催と言う節目にあたり、「新世紀エレクトロニクスを支える設計技術がここに集合!」をキャッチフレーズとして掲げ、84社が358小間(11月10日現在)を出展いたします。また、ブース展示に加え、「出展者セミナー」(聴講無料)として出展各社のプレゼンテーションも114セッション(11月10日現在)予定されております。更に、新しい試みとして有識者によるキーノートスピーチや、有料のコンファレンス「FPGA/PLD Conference」10セッションを企画しております。

 デジタルネットワーク時代、IT時代を支える電子機器や情報機器そしてシステムの中核となるシステムLSIは100万ゲートの時代を迎え、高性能化・省エネルギー化・低コスト化は勿論、更なる開発期間の短縮が求められ、大きな変革期を迎えています。これら様々な分野の最先端技術を取り入れた新しいソリューションが求められる時代背景を踏まえ、Electronic Design and Solution Fair 2001ではEDA技術を中心とした「設計ツールゾーン」、ASIC(Application Specific Integrated Circuit)やFPGA/PLD(Field Programmable Gate Array / Programmable Logic Device)を始めとする先進のデバイス技術からなる「システムLSI・FPGA/PLDゾーン」、設計資産( IP= Intellectual Property)再利用技術や組み込みソフトウェア技術などの各種設計サービスからなる「設計サポートゾーン」、関連出版・書籍関連などの「PRゾーン」の4つのゾーンで展示構成し、広範囲におよぶ技術情報を取り込んだ新機軸のソリューションフェアとして開催するものです。

 例年、大学研究室の研究成果の発表の場として企画されている「ユニバーシティプラザ」において、今回は12研究室の発表・デモが行われます。
 また、「テーマコーナー」では、デバイスとEDAの歴史を年表で振り返る「過去編」、システムLSI開発の近未来的課題をパネル展示する「現在編」、小学生から大学院生を対象とした「21世紀夢のアイデアイラストコンテスト」を実施して入選作品を展示する「未来編」の3部で構成される企画展示を行います。

 Electronic Design and Solution Fair 2001がこれらの施策により最新技術の展示幅を広げることで、時代のニーズに応えるとともにエレクトロニクス技術と関連業界発展の一助となることを願っております。

www.edsfair.com

 また、同時開催として1月30日(火)から2月2日(金)までの4日間、パシフィコ横浜(横浜国際平和会議場 会議センター)で行なわれる「ASP-DAC 2001(Asia South Pacific Design Automation Conference 2001)」は、VLSIとシステムの設計技術に関するアジア・南太平洋地区最大の国際会議として、今回で6回目を迎えます。

www.aspdac.com

以 上

この件に関するお問い合わせは、下記までお願いいたします。
日本エレクトロニクスショー協会 担当:石崎・吉永
TEL:(03)5402-7601
E‐mail:edsfair@jesa.or.jp


社団法人日本電子機械工業会(EIAJ)および社団法人日本電子工業振興協会(JEIDA)は2000年11月1日をもって統合し、「社団法人電子情報技術産業協会(JEITA)」として、21世紀に向けて新しいスタートを切りました。


添付資料1「Electronic Design and Solution Fair 2001」開催概要
名  称 Electronic Design and Solution Fair 2001
(エレクトロニックデザイン アンド ソリューションフェア 2001)
会  期 2001年2月1日(木)〜2日(金)
会  場 横浜国際平和会議場(パシフィコ横浜 展示ホール)
会場時間 午前10時〜午後6時
入  場 展示会:無料(インターネットによる事前登録、もしくは入場時に登録が必要となります。)

出展者セミナー:無料(当日受付のみ。ただし、展示会への入場登録が必要となります。)

FPGA/PLDコンファレンス キーノート:無料(インターネットによる事前申込が必要になります。)

FPGA/PLDコンファレンス セッション:有料(インターネットによる事前申込が必要になります。)

※インターネットによる事前登録およびコンファレンスの聴講申込は12月11
日より開始する予定です。
主  催 社団法人電子情報技術産業協会(JEITA)
後  援 通商産業省、アメリカ合衆国大使館、米国半導体工業会(SIA)、
外国系半導体商社協会(DAFS)、以上予定
協  賛 社団法人電子情報通信学会(IEICE)、社団法人情報処理学会(IPSJ)、
社団法人日本プリント回路工業会(JPCA)、以上予定
運  営 日本エレクトロニクスショー協会(JESA)
同時開催 ASP-DAC 2001(Asia South Pacific Design Automation Conference 2001)

>>戻る<<


日本エレクトロニクスショー協会
Phone: 03-5402-7601 FAX: 03-5402-7605  e-mail: edsfair@jesa.or.jp http://www.jesa.or.jp/
All Rights Reserved by Japan Electronics Show Association