｢ブロードバンド革命が導くＩＴ新時代」 イー・アクセス株式会社 代表取締役社長　千本　倖生 氏 □ 日時：1月24日（木）　10:30〜11:30 □ 場所：パシフィコ横浜 アネックスホール □ 聴講料：無料
1990年代後半、日本は金融バブル崩壊の後処理に手間取るうちにIT革命に完全に出遅れ、国際競争力は低下の一途を辿った。しかしながら、2001年に入ってADSLを中心とする高速通信インフラが急速に普及し、一気にブロードバンド大国の仲間入りを果たそうとしている。 ブロードバンド化の進展は、ITの持つ強大な影響力を顕在化し、ビジネスチャンスを大きく広げるものと期待される。単に新しいアプリケーションが実現されるのみならず、創造的活動を促進する要素も内包している。その恩恵を最大限に享受するためには、環境変化に対応した事業や経営が求められる。また、重厚最大に依存しがちな日本人のマインドセットも変わっていく必要がある。

■　戦うためのFPGA/PLD設計技術　■

今、回路・システム設計者の目は、グルーロジックの構成要求からシステムレベルの集積化要求まで幅広いニーズに応えられるFPGA/PLDに注がれています。数百万ゲート相当のFPGAのみならず、CPU/DSPコア混載ソリューションも当たり前になろうとしています。大量生産あるいは超高性能という用途を除けばASICを席巻するかのような勢いです。また、ASICにないFPGA/PLDの再構成可能という特性を活かしたアプリなど、新規市場創出に繋がる新たなビジネス・チャレンジも見え隠れしています。 FPGA/PLDをテーマとした日本で唯一のコンファレンス「FPGA/PLD Design Conference」は、上述のようなFPGA/PLDに関する最新技術、設計事例、ビジネス、および将来動向を一度で知ることができると同時に、ユーザとベンダあるいはユーザとユーザが真摯に交流できる場を提供します。第9回を迎える今回は、入門的なチュートリアルの充実を図ると共に、豊富な事例を盛り込んだ実践的な技術情報や最先端の技術動向を従来にも増してご紹介します。また、注目すべきトピックとしてFPGA/PLDの特許、システムレベル記述によるFPGA設計を取り上げています。 さらに、前回は休止した公募論文からなるユーザプレゼンテーションも復活させ、国内外から投稿された多数の講演が予定されています。ご期待下さい。皆様のご参加をお待ちしています。

FPGA/PLD Design Conference実行委員長　　末吉敏則（熊本大学）

□ 日時：1月24日（木）・25日（金） □ 場所：パシフィコ横浜 アネックスホール □ 聴講料：

セッション1〜10 有料 １セッション受講券(１回券) ￥５，０００ ５セッション受講券(回数券) ￥１５，０００

※聴講料は消費税別の金額です。 ※有料セッションでは、それぞれテキストを配布します。

1月 24日 トラックA トラックB 12：50 ｜ 14：20 セッション1 セッション2 FPGA論理回路設計 −FPGAを初めて設計する人へアドバイス− 講師： 日本システムウエア株式会社 原田嘉樹 氏 魅力的な進化を続けるFPGA/PLDへの期待は益々高まっており、FPGA設計者の裾野を広げていくことは重要である。本講座は、FPGA/PLD設計を始める方や初級の方を対象に、FPGA/PLDはどんなデバイスか？設計において重要な同期設計手法の知識、コンフィグレーションやLUTを意識した設計手法など、FPGA/PLD設計に絶対必要な基礎知識をFPGAの内部設計に焦点を当てアドバイスいたします。 LVDS/SSTL3に見る高速バスI/Fの設計事例 講師： 来栖川電工有限会社　 井倉将実 氏 昨今のFPGAにおける先端技術は単にゲート規模の大規模化 だけにとどまらず、IC単体の高速化，それも外部I/Oインタ ーフェイスにおける高速化技術はとどまるところを知らない。 そこで，本講座では高速通信I/Fで代表的なLVDSとDDR-SDRAM メモリのI/FであるSSTL3を実際に製品に採用するにあたって 注意すべき点や基板設計時の注意などについて豊富な測定結 果を含めて紹介するものである． 15：20 ｜ 16：50 セッション3 セッション4 C/C++言語によるFPGA設計 講師： 大阪大学　今井正治 教授 三菱電機株式会社　大串悦子 氏 HDLを用いた論理回路設計を導入することで設計生産性は飛躍的に向上してきたが、その一方で、半導体の微細化技術の進歩にともない設計者は更なる設計生産性の向上が求められている。 昨今、設計の抽象度を上げるためC/C++システムレベル記述言語をベースとした設計記述言語の標準化が進み実用化の準備が整ってきた。前半は、HDLからC/C++言語に移行する世の中の流れはなぜ発生し、今後どのようになるか？C/C++言語を用いた設計の動向？提案されている言語の長所・短所を述べる。後半はC/C++言語を用いた信号処理FPGA設計に適用した時の苦労や工夫点について述べる。 リコンフィギャブルアーキテクチャの通信制御への応用　 講師： 慶応義塾大学　天野英晴 教授 通信制御はリコンフィギャブルアーキテクチャのキラーアプリケーションとして注目されている。 ネットワークインタフェース、復号化処理への応用例を紹介する。さらに、最近実際に利用可能になりつつあるマルチコンテキストFPGAの応用の可能性について紹介する。

※都合によりプログラムに変更が生じる場合があります。あらかじめご了承ください。

１月 25日 トラックA トラックB 10：00 ｜ 11：30 セッション5 セッション6 HDL入門　-機能検証の実際- 講師： 三菱電機エンジニアリング株式会社 飯田全広 氏 ハードウェア記述言語（HDL）によって設計効率を上げるためには、検証を効率的に行うことがますます重要になってきている。また、設計資産の再利用も積極的に行っていくことが必要である。本講座では、Verilog-HDLを用いた設計検証と設計資産の再利用に焦点をあて、その考え方と実例を学ぶ。 大規模FPGAの設計事例 -複数個FPGAを統合したLSIとの並行開発におけるノウハウ- 講師： 富士通東日本ディジタル・テクノロジ株式会社　佐々木徹 氏 大規模なデジタルシステムを構築するに当たり、大規模FPGA複数個での構成により先行市場投入を実現するとともに、ASICを並行開発する事で小型化、低消費電力化を達成する。 本講座はIMT-2000無線基地局デジタル信号処理システムの事例を用いて、複数個FPGAを統合したシステムLSIの開発におけるFPGA設計ノウハウを紹介する。 12：50 ｜ 14：20 セッション7 セッション8 必ず動くＦＰＧＡの実装設計基礎知識 講師： 株式会社トッパン・テクニカル・ デザインセンター　 徳田俊彦 氏　　茂木浩介 氏 ＳＲＡＭコンフィギュレーション、電源供給、電源電圧の変動、雑音など　プリント基板設計前に検討すべき事柄が多くありますが、これらは回路設計者とプリント基板設計者が協調して対処することでほとんど問題を発生せずに済みます。これらを事例を踏まえながら説明します。 CPU/DSP混載FPGAの設計応用 講師： 熊本大学　末吉敏則 教授 ザイリンクス株式会社　荒井雅 氏 日本アルテラ株式会社　 ジェイソン クラウス 氏 日立エンジニアリング株式会社 浅井 剛 氏 FPGA/PLDベンダ各社からCPU/DSPコア混載ソリューションが提示され、ソフトマクロIPコアのみならずハードマクロIPコアを搭載する製品も出荷されてDSP/CPU搭載FPGAが当り前になる時代が到来しつつある。本講座では、ハードウェア／ソフトウェア協調設計機能を含めておおよそ必要なEDAツールが統合されていることが不可欠となる設計開発環境の実際と、先駆的な応用事例について紹介する。 15：20 ｜ 16：50 セッション9 セッション10 FPGA/PLD設計のためのツールとその効果的な使い方 講師： セイコーインスツルメンツ株式会社　 片岡弘行 氏 コニカ株式会社　佐藤幸一 氏 FPGA/PLDをスムーズに設計するには、設計フローの理解と設計ツールをうまく使うことがポイントになる。本セッションではFPGA/PLD設計の流れを説明し、FPGA/PLDベンダ及びEDAベンダから提供される代表的な設計ツールをどのように使えばよいかを解説する。 さらに、設計の効率化のため、どのようなツールがあるのか、 またどのような機能を使うと効果がでるのかを、FPGA/PLD だけで使える特別なマクロを用いた設計例を交え説明する。 FPGA/PLDと特許：　 -特許に基づく技術動向調査- 講師： 熊本大学　末吉敏則 教授 経済産業省特許庁　大嶋洋一 氏 FPGA/PLDは新技術の製品化によって、新しい参入企業を含めた市場拡大や新規市場創出が期待される。FPGA/PLD 技術発展の歴史を踏まえた特許分析ならびに研究開発動向 について解説し、今後の発展の方向性を展望する。また、 今後日本の半導体メーカやベンチャー企業が目指すべき研 究開発、技術開発について示唆を与える。

※都合によりプログラムに変更が生じる場合があります。あらかじめご了承ください。 ■ユーザ・プレゼンテーション ※事前登録不要、先着順 ユーザ・プレゼンテーションは、FPGA/PLDに関係する設計事例や応用事例、およびFPGA/PLDに関する最新の研究や萌芽的アイデアについての意見交換や議論の場として利用していただけるように参加費無料で、FPGA/PLDを用いた様々なアプリケーションの具体的な設計応用事例だけでなく、FPGA/PLDをより使いやすくするための新しいソフトウェア技術や設計方法論、さらには、将来 のFPGA/PLDデバイスアーキテクチャに関する各種の興味深いプレゼンテーションが行われました。 ──　優秀プレゼンテーション受賞者決定！！　── 【優秀論文賞】 「FPGA設計現場におけるC言語開発の有効性と実現考察」 井倉 将実 殿 来栖川電工有限会社 中野Ｒ＆Ｄカンパニー 　 「FPGAを用いたマイクロコントローラ付きプロトタイピング環境」 大庭 信之 殿、森岡 澄夫 殿 日本アイ・ビー・エム株式会社東京基礎研究所 　 「システムレベル記述言語による教育用マイクロプロセッサ設計事例」 久我 守弘 殿、久重路 洋介 殿、石井 裕夫 殿、 益田 陽司 殿、柴村 英智 殿、末吉 敏則 殿 熊本大学 工学部 【審査委員特別賞】 　 「マルチFPGAベース・カスタム計算機による医療用画像処理」 横田 隆史 殿　宇都宮大学工学部、 永渕 雅道 殿　宇都宮大学工学部、 目加田 慶人 殿　名古屋大学大学院工学研究科 情報工学専攻、 吉永 努 殿　電子通信大学大学院情報システム学研究科、 大津 金光 殿　宇都宮大学工学部、 馬場 敬信 殿　宇都宮大学工学部 　 ▼1月24日 15：00 │ 17：00 FPGA設計現場におけるC言語開発の有効性と実現考察 井倉 将実 氏 （来栖川電工 中野Ｒ＆Ｄカンパニー） 1. αブレンド画像半透明処理機構 2. マルチトラック音場合成機構 3. C to HDLに対する落とし込み技術の進化 4. FPGA実装可能コア一覧 5. ALTERA-NIOSキットに見る有効的なIPコア System-On-Chip Verification Methodology Mr. Gregor Siwinski （Director of Research & Development, Aldec） This article will show you some techniques for efficient verification of SoC designs that accelerate verification 100 to 1000 times without leaving your HDL simulation environment. When planned carefully at the beginning of the hardware project, the incremental prototyping methodology can save months of the design schedule and will allow software designers to test their codevery early in the cycle. LabPLDシステム 〜ソフト屋さんが，簡単にデジタル回路設計できるシステム 伊藤 和弘 氏、細木 雅之 氏 （株式会社ペリテック システム開発第1グループ） 計測・制御システムを構築する場合、既存の測定器、ボード等だけで は実現できないような仕様が多々あります。このような場合、別途目的の仕様にあわせたハードウェアを独自に設計・製作する必要があり ます。このような場合、FPGA/PLDを中心にしてハードウェア設計を行うことが一番有効な手段となりますが、どうしてもハード屋さんとソフト屋 さんとで分担作業を余儀なくされます。設計が分担された場合、各部門・担当者の間での摩擦が発生して、肝心の作業を行う以前の問題が 発生する場合があります。できれば，全てを一つの部門・担当者だけで、システム構築すること ができれば、このような問題が発生することがなくなります。そこで，FPGA/PLDの最大の特色である回路データを何回でも書き換え可能であるという点に着目して、F10Kを使用した汎用的なシステムを構築しました。また、回路データを作成するツールとして、計測・制御用開発言語である、LabVIEWで行えることを可能としたシステムです。このことより、ソフト屋さんだけでシステム構築することを可能にしました。 システムレベル記述言語による教育用マイクロプロセッサ設計事例 久我 守弘 氏、石井 裕夫 氏、益田 陽司 氏、柴村 英智 氏、末吉 敏則 氏 （熊本大学 工学部） C/C++言語に基づくシステムレベル記述言語が広まりつつある。本稿では、C/C++ベースのシステムレベル記述言語による教育用マイクロ プロセッサKITEの設計事例について報告する。それらの設計結果から、従来のハードウェア記述言語による設計結果と比較して、どのような差異があるのかについて言及する。 ▼1月25日 10：00 │ 12：00 ＦＰＧＡを用いた色変換プロセッサ 塩谷 俊人 氏、鶴見 亮太 氏 （株式会社トッパン・テクニカル・デザインセンター） スキャナやモニタで使われているＲＧＢ 色空間とプリンタで使われているＣＭＹＫ 色空間といった違った色空間を結びつけるカラーマネジメント 技術が色を一致させる上で必要とされるが、最近ではＩＣＣプロファイ ルというものを用いて行っている。 このＩＣＣ プロファイルを格納しハード化処理することにより、色変換をスムーズにまた高速に処理できる ことを目指し製作した。 100Mbyte/s高速データ圧縮エンジン 森岡 澄夫 氏、佐藤 証 氏 （日本ＩＢＭ（株）東京基礎研究所） ディスク・システムにおけるセクタなどの小規模ブロック単位での圧 縮を目的に，ALDC アルゴリズムをベースとし，FPGA 上できわめて高 速に動作するデータ圧縮エンジンを開発した．ALDC の高速回路実装 には一致データ検索処理がボトルネックとなるが，そのために圧縮専用の特殊な連想メモリ（ＣＡＭ ）を構成した．また，本エンジンは 汎用のデータ圧縮アプリケーションへの使用も可能であるが，ディスク・システムでは連続するファイル単位のアクセスだけでなく，ラン ダム・アクセス性が要求されるため，圧縮データ・フォーマットをセクタ圧縮に特化している．これらの工夫により，0.5M ゲート相当の ＦＰＧＡに実装できる程度まで回路を小型化し，かつ100Mbyte/s （@100MHz ）の高速動作を実現した． FPGAと平面ディスプレイインターフェースによるPCクラスタ用ネットワーク 小畑 正貴 氏 （倉敷芸術科学大学大学院　産業科学技術研究科） ＦＰＧＡを応用して、PCクラスタシステムのためのネットワークハー ドウェアの開発を行っている。特徴として、ＦＰＧＡ利用、平面パネルディスプレイ（ＦＰＤ）用インターフェースの利用があげられる。 インターフェースカードは２入力２出力の構成で、ＦＰＧＡの利用によってネットワークトポロジや通信処理の変更が可能になる。現時点 で、リンクあたり1.44Ｇｂｐｓの通信速度を得ている。 マルチFPGAベース・カスタム計算機による医療用画像処理 横田 隆史 氏(宇都宮大学工学部)、永渕 雅道 氏(宇都宮大学工学部)、 目加田 慶人 氏(名古屋大学大学院工学研究科情報工学専攻)、 吉永 努 氏(電子通信大学大学院情報システム学研究科)、 大津 金光 氏(宇都宮大学工学部)、馬場 敬信 氏(宇都宮大学工学部) 早期胃癌の8割に患部に向かって胃のひだが集中する現象が確認されている。この性質を利用して集中度フィルタと呼ばれる空間フィ ルタを適用することで病変部の自動診断を可能にしている。この処理は比較的単純な構造ながら、演算量の多さゆえに実時間で結果が 得られるには至っていない。我々はFPGAをベースにした演算エンジンを構築することで、実時間処理、および演算パラメータの変更へ の対応を実現することを目標にシステム開発を行っている。本稿では、その概要と性能見積もりについて報告する。現在WS上で10分程 度要する処理が数秒程度に短縮される見込みである。 13：00 │ 15：00 大規模・高速FPGAの設計事例 菅野 裕紀 氏、花田 耕一 氏、濱野 充晴 氏、佐々木 徹 氏 （富士通東日本ディジタル・テクノロジ(株) 第三移動通信技術部） IMT2000無線基地局のディジタル信号処理システムを 大規模FPGA(Virtex2000E-8×７)を高速動作(120MHz以上)させる事により実現した。その開発時の問題点と解決策等をプリント 基板、FPGAの設計、開発ツール、開発環境などの観点から報告する。又ソフトウェアIP VUPUも搭載したのでこれについても 報告する。 ＦＰＧＡを用いたマイクロコントローラ付きプロトタイピング環境 大庭 信之 氏、森岡 澄夫 氏 （日本アイ・ビー・エム株式会社東京基礎研究所） ＦＰＧＡはその価格と設計・製作における柔軟性により、プロトタイピングや各種実験装置構築に有効である。われわれは汎用ＦＰＧＡボードを製作し、ＡＳＩＣのデザイン検証、各種測定装置やプリンタのコントロールなど、さまざまな用途に応用してきた。今回は、 ＦＰＧＡ上に、世の中で広く使われているＰＩＣマイクロコントローラを実装し、同じくＦＰＧＡ上に実装した暗号演算回路の制御 に用いた例を紹介する。 マルチプロセッサ環境の動作検証を行うための評価基板MPEボードの詳細設計 三宅 篤 氏(広島市立大学大学院 情報科学研究科)、 佐々木 敬泰 氏(広島市立大学大学院 情報科学研究科)、 弘中 哲夫 氏(広島市立大学情報科学部 情報工学科)、 吉田 典可 氏(広島市立大学情報科学部 情報工学科) マルチプロセッサ環境の動作検証を実用的な速度で行う事は動作検証の質を劇的に高めることにつながる。そこで、FPGAや汎用のメモリなどを搭載した基板とそれらを接続する相互結合網からなる汎用のマルチプロセッサ評価環境、MPEボードの設計を行った。MPEボードは高い汎用性を持ちながら、対称型マルチプロセッサ（Symmetric Multiprocessor;SMP)の動作検証を容易に行える環境の実現を目指した。本論文ではマルチプロセッサ環境の評価基板であるMPEボードの詳細設計と具体的な使用例について述べる。 SOPC Development Board を用いた高速プロトタイピングの実現 高井 幸輔 氏、 湯山 洋一 氏、 小林 和淑 氏、 小野寺 秀俊 氏 （京都大学大学院情報学研究科通信情報システム専攻） FPGAの急激な集積度および性能の向上により、近年ではプロセッサを含むシステム全体をFPGA上に塔載することが可能となった。このため、 FPGAにおいてもASICと同様設計効率の向上は重要な課題となっている。本稿では、既存のプロセッサコアと専用回路を組み合わせたシステム の設計を対象としてFPGA上に迅速にシステムを塔載する手法を提案する。この手法では、プロセッサ上のソフトウェアと専用回路を SystemC を用いて動作レベルでモデル化して実行可能モデルを得る。このモデルの検証によってハードウェア化するブロックを分離し、そ の動作記述から動作合成システム Bach を利用して合成可能なハード ウェア記述に自動変換し合成することによって短時間でのハードウェア実装を可能にしている。 15：20 │ 16：50 ソフトコアプロセッサを用いるFPGAマルチプロセッサの設計事例 柴村 英智 氏、土黒 功司 氏、早稲田 龍司 氏、久我 守弘 氏、末吉 敏則 氏 （熊本大学 工学部） FPGA上に実装可能な回路規模の増大により、単一のプロセッサのみならず複数のプロセッサを搭載するマルチプロセッサをFPGA上に実 現することも可能になってきた。一方、FPGAベンダはFPGA上で利用できるソフトIPとして様々なプロセッサを本格的に提供し始め、そ の設計環境も整備されてきた。本稿では、市販のソフトコアプロセッサを用いてFPGA上に実現したマルチプロセッサの設計事例について 報告する。 機能回復が可能な高信頼FPGAアーキテクチャ 　 津田 真人 氏（仙台電波工業高等専門学校）、鹿股 昭雄 氏（仙台電波工業高等専門学校）、 阿部 茂樹 氏（東北大学工学部工学研究科）、青木 孝文 氏（東北大学大学院情報科学研究科）、樋口 龍雄 氏（東北大学大学院情報科学研究科） VLSI技術の微細化と大規模複雑化に伴い、システム全体で高い信頼性 を実現するための新しいアーキテクチャの検討が不可欠である。本報告では、FPGAが再構成可能であることに着目し、故障が検出された場 合でも同じハードウエア上で故障箇所を回避してシステムを再構成することにより正常な機能を回復できる新しいFPGAアーキテクチャを提 案する。システムは、2重化された論理ブロックと2重化されたプログラマブル配線、および故障検出回路、エラーレジスタから構成される。 0.6μmCMOS３層配線技術を使用して試作したプロトタイプの評価についても報告する。 リコンフィギャラブル・コンピューティング向きPLDの論理ブロック 飯田 全広 氏（熊本大学大学院 自然科学研究科）、末吉 敏則 氏（熊本大学 工学部） リコンフィギャラブル・コンピューティングに向けたプログラマブル・ロジックの論理ブロックを提案する。本論理ブロックは回路の構成データの単位である コンテキストを複数格納するための構成データキャッシュと、マルチコンテキスト化およびクラスタ化の両機能を有するLUT(Look Up Table)を持つ。本稿 では、提案方式の各機能の効果を実装密度、実装面積、実装効率、および構成データ量について評価する。

homeに戻る 日本エレクトロニクスショー協会 phone:03-5402-7601　FAX:03-5402-7605 E-mail: edsfair@jesa.or.jp　http://www.jesa.or.jp ALL Rights Reserved by Japan Electronics Show Association