出展者セミナー
 ◆ 無料、当日先着順 ◆
▼1月24日 >1月25日へ
第1会場(定員50名)
10:30
 |
11:15
ハイレベル合成とインターフェース合成によるC / C++からのLSI設計手法
出展者名 フューチャーデザインオートメーション(株)
11:30
 |
12:15
アクテル社 エンベデッド&FPGA製品概要と今後の製品展開
出展者名 アクテルジャパン(株)
12:30
 |
13:15
Accelerating the Velocity of IP - A Vision for Global Supply Chain Development -
出展者名 伊藤忠テクノサイエンス(株)
13:30
 |
14:15
アントリムが提供するアナログ/ミックスドシグナル設計自動化環境
出展者名 アントリム デザイン システムズ(株)
14:30
 |
15:15
Mentor Graphicsの高速プリント基板設計ソリューション
出展者名 メンター・グラフィックス・ジャパン(株)
15:30
 |
16:15
Complete SoC Sign-off for DSM
出展者名 Celestry Design Technologies, Inc.
16:30
 |
17:15
アナログ・デジタル混在基板のノイズ解析
出展者名 アンソフト・ジャパン(株)
第2会場(定員30名)
10:30
 |
11:15
LSFによるシミュレーション・サーバファームの構築 
〜分散コンピューティングで最大スループットを実現〜
出展者名 プラットフォームコンピューティング(株)
11:30
 |
12:15
Blackstone Computing社が提案するEDA業界向けコンピュートファームソリューション
出展者名 伊藤忠テクノサイエンス(株)
12:30
 |
13:15
Chess/Checkers: a retargetable tool-suite for designing and programming flexible processor cores
出展者名 Target Compiler Technologies
13:30
 |
14:15
「SoCとFPGAのためフォーマル検証」と「Verplex社フォーマルツールによる設計成果」
出展者名 丸紅ソリューション(株)
14:30
 |
15:15
最先端プロセスにおけるデザイン・クロージャー・メソドロジ
出展者名 シーケンスデザイン(株)
15:30
 |
16:15
アクシスシステムズ社の検証技術と将来計画について
出展者名 アクシス ジャパン(株)
16:30
 |
17:15
QDS(QuickUse Development System)によるIP流通システムの構築
出展者名 メンター・グラフィックス・ジャパン(株)
第3会場(定員30名)
10:30
 |
11:15
SoC Design Foundry First Silicon success
出展者名 シンプレックス ソリューションズ(株)
11:30
 |
12:15
シグナル・インテグリティーを考慮したタイミング解析
出展者名 シンプレックス ソリューションズ(株)
12:30
 |
13:15
高周波数デザインにおけるサブストレートノイズ解析
出展者名 シンプレックス ソリューションズ(株)
13:30
 |
14:15
CtoSilicon:プロセッサを使ったC言語からの自動設計システム
出展者名 パシフィック・デザイン(株)
14:30
 |
15:15
SOCの設計・製造・テスト工程を一貫して支えるLogicVision社のEmbedded Test技術
出展者名 パシフィック・デザイン(株)
15:30
 |
16:15
あなたのHDL素材をおいしく調理するエト・セ・トラ
出展者名 パシフィック・デザイン(株)
16:30
 |
17:15
The Challenge of Analog / Digital Mixed Simulation
出展者名 パシフィック・デザイン(株)
第4会場(定員30名)
11:30
 |
12:15
Silvaco's hierachical schematic capture and editor - Scholar -
出展者名 (株)シルバコ・ジャパン
12:30
 |
13:15
Aldec's Complete Integrated Solution by Riviera and Active-HDL
出展者名 Aldec, Inc.
13:30
 |
14:15
カスタム設計用等価検証ツール「ESP-CV」の紹介
出展者名 (株)キー・ブリッジ
14:30
 |
15:15
Solving tomorrows SOC design challenges today!
出展者名 イノテック(株)
15:30
 |
16:15
UML準拠エンベデッドソフトウェア開発ツール “Rhapsody”の紹介
出展者名 伊藤忠テクノサイエンス(株)
第5会場(定員30名)
11:30
 |
12:15
クイックターンのご提案する検証環境とその適用事例のご紹介
出展者名 日本ケイデンス・デザイン・システムズ社
12:30
 |
13:15
SimPOD社が提供する 実MPUモデリングによる HW/SW Co-Simulation環境
出展者名 伊藤忠テクノサイエンス(株)
13:30
 |
14:15
「GetQuick® / Simulation, Utilityによる検証効率化手法のご紹介」
出展者名 日立エンジニアリング(株)
14:30
 |
15:15
SoC時代に向けた高性能・高機能シェープベースルータのご紹介
出展者名 セイコーインスツルメンツ(株)
15:30
 |
16:15
C言語設計で活用できる協調検証システムV-CPUのご紹介
出展者名 セイコーインスツルメンツ(株)
第6会場(定員30名)
13:30
 |
14:15
高性能SOCを実現するメモリサブシステム
出展者名 デナリソフトウェア(株)
14:30
 |
15:15
アサーションベースの検証手法
出展者名 パシフィック・デザイン(株)
15:30
 |
16:15
設計プロセス成熟度診断 Process Maturity Benchmark (PMB)
出展者名 メンター・グラフィックス・ジャパン(株)
第7会場(定員50名)
10:30
 |
11:15
Complete Modeling Solution: from DC to RF
出展者名 NTTアドバンステクノロジ(株)
11:30
 |
12:15
システムレベル設計からハードウェア化を一気通貫で実現するCベース設計ソリューション
出展者名
日本セロックシカ(株)
12:30
 |
13:15
スピナカーが提供する最新ASIC設計ソリューション
出展者名 (株)スピナカー・システムズ
13:30
 |
14:15
Excaliburエンベデッド・プロセッサ・ソリューションおよびALTERA社製最新PLDデバイスファミリのご紹介
出展者名 (株)アルティマ
14:30
 |
15:15
アナログ合成によるアナログ回路のIP化と再利用
出展者名 アントリム デザイン システムズ(株)
15:30
 |
16:15
PrimeTimeが提供するスタティックタイミング/シグナル・インテグリティ解析、その他の1997から2001リリースまでの機能のご紹介
出展者名 日本シノプシス(株)
16:30
 |
17:15
高速シミュレーションを実現するタイミング・パワー検証ツールNanoSimを用いたVerilog-Aシミュレーション手法
出展者名 日本シノプシス(株)
第8会場(定員50名)
11:30
 |
12:15
VisualEliteによる最先端システムLSI設計環境 
〜パフォーマンス解析から、C,SystemC,HDL Coシミュレーションまで〜
出展者名 セイコーインスツルメンツ(株)
12:30
 |
13:15
C言語設計によるJPEG2000コアの開発
出展者名 丸文(株)
13:30
 |
14:15
大学・高専におけるHDL設計実習及びアナログLSI設計実習環境の提案
出展者名 セイコーインスツルメンツ(株)
14:30
 |
15:15
フィジカル設計に統合されたテスト設計ソリューション:ワンパス・フィジカル・スキャン合成と遅延故障検証フロー
出展者名 日本シノプシス(株)
15:30
 |
16:15
Floating Dummy Metalの寄生成分抽出を高速高精度で行う 次世代 3D-Field Solver "Pascal"について
出展者名 セイコーインスツルメンツ(株)
16:30
 |
17:15
DRC/LVSファイルをグラフィックスから自動生成するDSMT社GTEPro
出展者名 伊藤忠テクノサイエンス(株)
第9会場(定員50名)
10:30
 |
11:15
Automatic correction, migration and optimization of hierarchical IC mask layout with DECOR, the Design and Correction Environment.
出展者名 RUBICAD Corp.
11:30
 |
12:15
プラットフォームベース設計で設計期間を短縮
出展者名 メンター・グラフィックス・ジャパン(株)
12:30
 |
13:15
Mentor GraphicsによるC/C++設計ソリューション
出展者名 メンター・グラフィックス・ジャパン(株)
13:30
 |
14:15
ハードウェア エミュレーションCelaroとその検証環境
出展者名 メンター・グラフィックス・ジャパン(株)
14:30
 |
15:15
シルバコのフルカスタムLSI設計統合環境
〜低コスト、高性能フルカスタムレイアウト設計環境の紹介 〜
出展者名 (株)シルバコ・ジャパン
15:30
 |
16:15
シルバコのフルカスタムLSI設計統合環境
〜フルチップレベル高精度寄生素子抽出ツールの紹介 〜
出展者名 (株)シルバコ・ジャパン
16:30
 |
17:15
SoCにおける驚異のエンベディッド・メモリ「1T-SRAM」
出展者名 (株)スピナカー・システムズ
第10会場(定員100名)
10:30
 |
11:15
STARC推奨IPベースSoC 設計技術基盤とそのビジネス的意義(1)
出展者名 (株)半導体理工学研究センター(STARC)
11:30
 |
12:15
STARC推奨IPベースSoC 設計技術基盤とそのビジネス的意義(2)
出展者名 (株)半導体理工学研究センター(STARC)
12:30
 |
13:15
ARM Platform Modeling
出展者名 アーム(株)
13:30
 |
14:15
深刻化する機能検証での諸問題を解決するTestBuilder
出展者名 日本ケイデンス・デザイン・システムズ社
14:30
 |
15:15
タイミング・クロージャを解決するBuildGates/PKSバージョン5.0(3月リリース予定) の新機能
出展者名 日本ケイデンス・デザイン・システムズ社
15:30
 |
16:15
UDSMのチップノイズを解決するCadMOSソリューション
出展者名 日本ケイデンス・デザイン・システムズ社
16:30
 |
17:15
UDSMのチップノイズを解決するCadMOSソリューション
出展者名 日本ケイデンス・デザイン・システムズ社
第11会場(定員100名)
10:30
 |
11:15
Don't get left behind in the transition to system-level design
出展者名 コーウェア(株)
11:30
 |
12:15
Don't get left behind in the transition to system-level design
出展者名 コーウェア(株)
12:30
 |
13:15
UDSMで発生する様々な問題をスムーズに解決するコンカレントなデザイン・フロー
出展者名
アバンティジャパン(株)
13:30
 |
14:15
「高精度回路シミュレータStar-Hspiceとその統合設計環境ツールCosmosSEの最新情報」
出展者名 アバンティジャパン(株)
▼1月25日      >1月24日へ
第1会場(定員50名)
10:30
 |
11:15
ハイレベル合成とインターフェース合成によるC / C++からのLSI設計手法
出展者名 フューチャーデザインオートメーション(株)
11:30
 |
12:15
シノプシスの最新論理合成ソリューション
出展者名 日本シノプシス(株)
12:30
 |
13:15
Atlanta フェーズ1、日本上陸
出展者名 メンター・グラフィックス・ジャパン(株)
13:30
 |
14:15
EDA業界最大のIPおよびIPライブラリDesignWareを用いたローコストIPリユース・ソリューション
出展者名 日本シノプシス(株)
14:30
 |
15:15
LEDAが可能にするコーディング最適化/再利用性向上/設計イタレーションの削減ソリューション
出展者名 日本シノプシス(株)
15:30
 |
16:15
検証言語OpenVeraを用いたテストベンチ生成環境をベースにした"Faster and Smarter"検証ソリューション
出展者名 日本シノプシス(株)
16:30
 |
17:15
高速SiGeプリスケーラーRFICの設計と課題
出展者名 アジレント・テクノロジー(株)
第2会場(定員30名)
11:30
 |
12:15
“世界標準”ゲートレベル・パワー グリッド解析手法
出展者名 シンプレックス ソリューションズ(株)
12:30
 |
13:15
シグナル・インテグリティーを考慮したタイミング解析
出展者名 シンプレックス ソリューションズ(株)
13:30
 |
14:15
CtoSilicon:プロセッサを使ったC言語からの自動設計システム
出展者名 パシフィック・デザイン(株)
14:30
 |
15:15
SOCの設計・製造・テスト工程を一貫して支えるLogicVision社のEmbedded Test技術
出展者名 パシフィック・デザイン(株)
15:30
 |
16:15
あなたのHDL素材をおいしく調理するエト・セ・トラ
出展者名 パシフィック・デザイン(株)
16:30
 |
17:15
The Challenge of Analog / Digital Mixed Simulation
出展者名 パシフィック・デザイン(株)
第3会場(定員30名)
11:30
 |
12:15
LSFによるシミュレーション・サーバファームの構築 
〜分散コンピューティングで最大スループットを実現〜
出展者名 プラットフォームコンピューティング(株)
12:30
 |
13:15
-Zappi-ハードウエア検証からソフトウエア開発へのシームレスなソリューション
出展者名
(株)図研
13:30
 |
14:15
「SoCとFPGAのためフォーマル検証」と「Verplex社フォーマルツールによる設計成果」
出展者名 丸紅ソリューション(株)
14:30
 |
15:15
最先端プロセスにおけるデザイン・クロージャー・メソドロジ
出展者名 シーケンスデザイン(株)
15:30
 |
16:15
C, RTL, GATEの統合検証ソリューション Undertow Suite, Super C
出展者名 (株)ガイア・システム・ソリューション
第4会場(定員30名)
11:30
 |
12:15
DSM時代のCSI社高速回路高精度キャラクタライズソリューション
出展者名 伊藤忠テクノサイエンス(株)
12:30
 |
13:15
スタンダードセルの完全自動合成ツールProlific社ProGenesis
出展者名 伊藤忠テクノサイエンス(株)
13:30
 |
14:15
A Practical Use Model That Integrates Behavioral Modeling and an Implementable Path to Gates
出展者名 コーウェア(株)
14:30
 |
15:15
TransEDAの提唱する高効率RTL検証法
出展者名 Trans EDA Inc.
15:30
 |
16:15
アクシスシステムズ社の検証技術と将来計画について
出展者名 アクシス ジャパン(株)
第5会場(定員30名)
11:30
 |
12:15
C言語ベースの設計・検証手法のご提案(予定)
出展者名 イノテック(株)
12:30
 |
13:15
コードカバレージを併用したHDL検証手法とその効果 
〜HDL、テストパターン品質の向上と効果的設計のアプローチ〜
出展者名 セイコーインスツルメンツ(株)
13:30
 |
14:15
ATMOS社エンベデッドDRAMコンパイラのご紹介
出展者名 セイコーインスツルメンツ(株)
14:30
 |
15:15
組み込みSRAM向け特性値解析自動化ツール 「MemChar/SpiceCut」(Legend 社製)のご紹介
出展者名 セイコーインスツルメンツ(株)
15:30
 |
16:15
ディレイ目標を早期に実現する論理最適化ツール BN-1
出展者名 セイコーインスツルメンツ(株)
第6会場(定員30名)
11:30
 |
12:15
RTL Design Planning- Design Planning Through the Creation of RTL Virtual Prototypes
出展者名 Tera Systems, Inc.
12:30
 |
13:15
Nova-ExploreRTLの新機能とAvant!社 フロントエンドツール
出展者名 NTTアドバンステクノロジ(株)
13:30
 |
14:15
高性能SOCを実現するメモリサブシステム
出展者名 デナリソフトウェア(株)
14:30
 |
15:15
アサーションベースの検証手法
出展者名 パシフィック・デザイン(株)
15:30
 |
16:15
Solving tomorrows SOC design challenges today!
出展者名 イノテック(株)
第7会場(定員50名)
10:30
 |
11:15
SUN's Solution for EDA Environment
出展者名 伊藤忠テクノサイエンス(株)
11:30
 |
12:15
アクテル社 エンベデッド&FPGA製品概要と今後の製品展開
出展者名
(株)アクテルジャパン
12:30
 |
13:15
アナログ合成によるアナログ回路のIP化と再利用
出展者名 アントリム デザイン システムズ(株)
13:30
 |
14:15
SIIの提供するシステムLSI設計環境デモンストレーション 
〜VisualElite最新バージョンのご紹介〜
出展者名 セイコーインスツルメンツ(株)
14:30
 |
15:15
SOCを実現するRTLブラッシュアップとトップレベルデザイン
出展者名 セイコーインスツルメンツ(株)
15:30
 |
16:15
FPGA容量を持つCPLDとギガ帯域用通信ICを組み合せたプログラマブルデバイス
出展者名 日本サイプレス(株)
16:30
 |
17:15
スピナカーが提供する最新FPGA設計ソリューション
出展者名 (株)スピナカー・システムズ
第8会場(定員50名)
10:30
 |
11:15
" X Architecture" Changinng Face of Silicon
出展者名 シンプレックス ソリューションズ(株)
11:30
 |
12:15
アントリムが提供するアナログ/ミックスドシグナル設計自動化環境
出展者名 アントリム デザイン システムズ(株)
12:30
 |
13:15
シルバコのアナログ回路シミュレータSmartSpice〜新機能と新モデル 〜
出展者名 (株)シルバコ・ジャパン
13:30
 |
14:15
FPGA/PLD搭載用回路検証ボードと大規模FPGAのソリューションのご提案
出展者名 (株)エスケーエレクトロニクス
14:30
 |
15:15
Excaliburエンベデッド・プロセッサ・ソリューションおよびALTERA社製最新PLDデバイスファミリのご紹介。(予定)
出展者名 (株)アルティマ
15:30
 |
16:15
富士通の10Mゲート級大規模・高速ASIC設計事例のご紹介。
出展者名 富士通(株)
16:30
 |
17:15
C言語設計によるJPEG2000コアの開発
出展者名 丸文(株)
第9会場(定員50名)
10:30
 |
11:15
Automatic correction, migration and optimization of hierarchical IC mask layout with DECOR, the Design and Correction Environment.
出展者名 RUBICAD Corp.
11:30
 |
12:15
Logic Express Systems社のSoC機能検証システム
- 高速、大容量、低価格を実現した最新の多機能エミュレータ -
出展者名 アバンティジャパン(株)
12:30
 |
13:15
セルキャラクタライゼーションツール Star-MTBの概要および最新機能について
出展者名 アバンティジャパン(株)
13:30
 |
14:15
高精度回路シミュレータStar-Hspiceとその統合設計環境ツールCosmosSEの最新情報
出展者名 アバンティジャパン(株)
14:30
 |
15:15
フィールドプログラマブル SoC 時代の論理合成ツール
出展者名 (株)ソリトンシステムズ
15:30
 |
16:15
SoC設計におけるミックス・シグナル・シミュレーション環境
出展者名 メンター・グラフィックス・ジャパン(株)
16:30
 |
17:15
SoCに対する統合されたDFTソリューション
出展者名 メンター・グラフィックス・ジャパン(株)
第10会場(定員100名)
10:30
 |
11:15
VisualEliteによる最先端システムLSI設計環境 
〜パフォーマンス解析から、C,SystemC,HDL Coシミュレーションまで〜
出展者名 セイコーインスツルメンツ(株)
11:30
 |
12:15
次世代検証ソリューション〜Faster and Smarter〜
テストベンチ生成からデジアナ/言語混在検証まで、最先端検証手法の全貌
出展者名 日本シノプシス(株)
12:30
 |
13:15
新世代SoC時代の設計マネジメント
出展者名 (株)エッチ・ディー・ラボ
13:30
 |
14:15
業界最多250以上のテープアウト実績を誇るシノプシスのフィジカルシンセシスが提供するRTL-to-GDSIIソリューション
出展者名 日本シノプシス(株)
14:30
 |
15:15
e*ECAD社の新しいEDAツール ネット従量制提供のビジネス・モデル
出展者名 e*ECAD, Inc.
15:30
 |
16:15
SystemCベースのシステムレベル検証〜インプリメント・ソリューション
出展者名 日本シノプシス(株)
16:30
 |
17:15
C言語からのシステム・デザイン・スタイル
出展者名 (株)ソリトンシステムズ
homeに戻る
日本エレクトロニクスショー協会
phone:03-5402-7601 FAX:03-5402-7605
E-mail: edsfair@jesa.or.jp http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association