Electronic Design Solution Fair2002
 会長挨拶 総合ソリューションフェアとして高い評価  

◆ CALL FOR PAPERS ◆

第9回FPGA/PLD Design Conference
会場:横浜・パシフィコ横浜
会期:2002 年1 月24 日(木)〜25 日(金)

 新世紀FPGA/PLD テクノロジは、集積度、性能、価格、消費電力の飛躍的な改善を達成しています。また、ミリオンゲート規模の大規模FPGA/PLD も実用期に入り、従来のASIC ユーザにとってもFPGA/PLD は大変魅力のある利用可能なデバイスとして視野に入ってきました。このような背景の下、FPGA/PLD をテーマとした日本で唯一のカンファレンス・展示会FPGA/PLD Design Conference & Exhibit 」はASIC ユーザが多数参加される「EDA TechnoFair 」と統合して、 展示会名称を「Electronic Design and Solution Fair 」と改め、コンファレ ンスを同会場にて同時開催することで、これまで以上に広くFPGA/PLD に関す るデバイス技術、設計技術、開発支援、応用の各分野にわたる研究開発動向を 一望できる交流の場としてよりいっそう拡充されました。

第9 回目を迎える本年度は、拡充されたコンファレンスに合わせてペーパプ レゼンテーション(研究発表)についてもいっそうの充実を図る予定です。 従来にない機能を実現するFPGA/PLD デバイス、IP やVSI を活用したシステ ム・オン・チップの開発、21 世紀に向けたFPGA/PLD のための設計方法論、 FPGA/PLD が実現するキラー・アプリケーションなどの「FPGA/PLD デバイス・ 設計・開発支援・応用技術」をテーマとして、最新の研究萌芽的アイデアにつ いての意見交換・議論を通じてFPGA/PLD 技術の成熟を図ります。下記トピッ クスについて研究発表を募集いたしますが、これに囚われることなくシステム LSI 設計・開発・応用など関係深い分野でありましたら広く歓迎いたします。 また、企業における設計事例や応用事例も大歓迎です。奮ってご投稿下さい。

◇テーマ:FPGA/PLD のデバイス・設計・開発支援・応用技術
  FPGA/PLD のデバイス・アーキテクチャ
  FPGA/PLD の回路設計技術(高速I/O ,高集積設計などの設計事例)
  FPGA/PLD のCAD/DA 技術
  FPGA/PLD 対応IP による開発支援技術
  IP 、VSI を活用したシステム・オン・チップ
  エンベディッド向けコンパイラ技術
  エミュレーション技術とラピッド・プロトタイピング
  ハードウェア/ソフトウェア・コデザイン
  リコンフィギャラブル・コンピューティング
  エンベディッド・コアを持つFPGA/PLD の利用法
  進化するハードウェア
  FPGA/PLD を用いた各種アプリケーション設計事例
  その他
◇投稿方法
 以下の要領にしたがって発表申込書を6 部作成し、2001 年10 月15 日(月) までに下記の発表申込先までお送り下さい。プログラム委員会にて審査を行 い、研究発表としてご講演頂くか否かを決定します。
〈発表申込書〉
   論文の題目、著者名(共著者を含む)、所属、発表概要、キーワード3 個以 内、連絡先の氏名、所属、郵便番号、住所、電話番号、FAX 番号、電子メー ルアドレスを記載した発表申込書を作成し、お申込ください。電子メールで の申し込みを歓迎します。なお、申込フォーム(テンプレート)が必要な方は 下記の問い合わせ先にご請求下さい。
〈発表概要〉
   研究の技術的内容に加えて、研究の目的、重要性、新規性、実用性を明ら かにした発表概要を、題目と図表を含めて必ずA4 版4 頁以内にまとめて記載 して下さい(超過したものは審査対象としません)。投稿された論文は厳正な 審査により採録を決定後、予稿集掲載および、本会議にて研究発表を行う機 会が得られます。発表概要を電子的に投稿する場合は,postscript 形式また は,PDF 形式でお願いします。郵送される場合は、コピーを6 部作成して下 記の発表申込み先までお送り下さい。
〈研究発表の形態〉
   採録決定後に予稿集掲載の形態として通常の論文形式,および,発表に使 用されるパワーポイントなどのOHP スライドをそのまま予稿集に掲載する形 式の2 つを選択することが可能です。 なお、発表件数が非常に多い場合, ショートペーパーとしてプレゼンしていただく場合もあります。
〈表彰〉
   本年度は,聴衆による人気投票により優秀プレゼンテーションを選出し, 表彰および,記念品の贈与を行います.なお,本表彰とは別に発表者にはも れなく「FPGA/PLD Design Conference 」のチュートリアル1 回受講券を贈呈 いたします。
〈日程〉
  ◎2001 年10 月15 日(月):発表申込締切
○2001 年11 月23 日(月):審査結果通知
○2001 年12 月20 日(火):カメラレディ原稿締切
◇発表申込先(問い合わせ先)
  〒731-3194
広島市安佐南区大塚東 3-4-1
広島市立大学 情報科学部 情報工学科
助教授 弘中 哲夫s
TEL :(082)830-1566 FAX :(082)830-1792
E-mail :hironaka@ce.hiroshima-cu.ac.jp
主 催: 第9 回FPGA/PLD Design Conference 実行委員会
社団法人電子情報技術産業協会(JEITA )
協 力: Electronic Design Automation Consortium
後援予定: 経済産業省
アメリカ合衆国大使館
米国半導体工業会(SIA )
外国系半導体商社協会(DAFS )
協賛予定: 社団法人電子情報通信学会(IEICE )
社団法人情報処理学会(IPSJ )
社団法人日本プリント回路工業会(JPCA )

*FPGA/PLD のデバイス・設計・開発支援・応用技術などに関する研究発表をただいま募集中!!
(CALL FOR PAPERSダウンロード)

homeに戻る

日本エレクトロニクスショー協会
phone:03-5402-7601 FAX:03-5402-7605
E-mail: edsfair@jesa.or.jp http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association