委員長挨拶 〜真のプラットフォームSoCを目指して〜 FPGA/PLDの更なる大規模化（もしくは高集積化）に伴い、回路・システム設計者の注目は、単なるデバイスの設計手法からシステム設計手法に移り変わってきています。 これを受けて「FPGA/PLD Design Conference」は、その講座内容をFPGA/PLDデバイスやその周辺技術からFPGA/PLDを構成要素とするシステム設計へと変化させてきました。そして、今回はこれまで以上にシステム設計手法に重点を置いたSoCセッションを新設しました。その内容はFPGA/PLDとASICの垣根を越えた設計ソリューションを提供する事を目指したものとなっております。 FPGA/PLDをテーマとした日本で唯一のコンファレンス「FPGA/PLD Design Conference」では、上述のようなFPGA/PLDに関する最新技術、設計事例、ビジネス、および将来動向を総合的に知ることができると同時に、ユーザとベンダあるいはユーザとユーザが真摯に交流できる場を提供します。記念すべき第10回の開催となる今回は、特に注目すべきトピックとして、前述したSoCセッションの他、GHzを目指したFPGA/PLD設計、FPGA/PLDとASICの並行設計、特許、Cベース設計、ハイエンドFPGAトラブルシューティング法などを取り上げています。この他、豊富な事例を盛り込んだ実践的な技術情報や最先端の技術動向に関する講演も従来以上に充実させています。さらに、今回からの前回のユーザプレゼンテーション（聴講無料）に加え、新たな試みとして各種IPのデモおよび評価の機会を与えるIPフリーマーケット（聴講無料）を開催しますのでご期待ください。皆様のご参加をお待ちしています。 FPGA/PLD Design Conference実行委員長　　弘中哲夫（広島市立大学） 日時 1月30日（木）・31日（金） 場所 パシフィコ横浜 アネックスホール 聴講料 セッション１〜１３：有料 １セッション受講券（1回券） \5,000（消費税別） ５セッション受講券（回数券） \15,000（消費税別） 定員 70名

１月３０日（木） 【トラックＡ】 セッション1（12：50〜14：20） タイトル FPGA論理回路設計（入門編） 講師会社名、講師名 日本システムウエア（株） システムロジックソリューション事業部　河野昇氏 アブストラクト 　本セッションは論理レベルでの設計経験はあるが、実際のデバイスの設計経験の無い方や初めてＦＰＧＡを設計するデジタル回路設計者を対象とします。ＦＰＧＡの論理設計〜コンフィグレーションまでを設計フローに基づいて各工程での基礎知識及び初心者が陥りやすい設計上の留意点について実作業例をまじえながら必ず動作するＦＰＧＡの設計方法を解説します。 セッション3（15：20〜16：50） タイトル 高速メモリＩＦ・コントローラ回路の設計手法とノウハウ 講師会社名、講師名 東京エレクトロンデバイス(株) 設計開発センター センター長代理　成田隆氏 アブストラクト 　進化を続けるデバイスの性能向上は、その特性を活かしきる為の高度な設計スキルを要求するようになった。本講座は、多くの技術者にとって必要不可欠である高速なメモリコントローラ回路の設計事例を通じ、その設計手法と数々のノウハウを余すところなく紹介します。外部IFにSSTL2を用いて266MHzの速度を実現したDDR-SDRAMコントローラ回路、ZBT-SRAMとのIF回路およびLVDSを用いた高速なデータ転送例などを実際のソースと合わせ設計手法を解説します。 １月３０日（木） 【トラックＢ】 セッション2（12：50〜14：20） タイトル CPU搭載FPGAの実設計ノウハウ及びその応用 講師会社名、講師名 （株）ワイ・デー・ケー ＹＤＫテクノロジーズ　長岡美紀雄氏 東京エレクトロンデバイス PDLソリューションプロダクトグループ 係長 矢島道則 氏 熊本大学 工学部数理情報システム工学科 助手 柴村英智氏 アブストラクト 　本講座では、殆ど標準的に採用される様になったソフトCPUコアを用いた設計ノウハウ及びその応用事例を示す。具体的にはハードとソフトの有機的結合による通信速度の高速化手法としてマルチマスタDMAやハードウェアアクセラレーション回路、および、それ用にチューニングされたプロトコルスタックによる通信速度の高速化等を実例とし解説します。 さらに上記に加え、ハードCPUコア搭載FPGAの実際と、その先駆的な応用事例、および、DSPコア搭載事例に関しても紹介します。 セッション4（15：20〜16：50） タイトル やり直しの誤り訂正符号の基礎 〜これで誤り訂正符号のアルゴリズムが理解できる〜 講師会社名、講師名 東京電機大学 工学部情報通信工学科 教授 三谷政昭氏 アブストラクト 　通信ネットワーク装置の大容量、高速化に伴ない、いろいろな誤り訂正手法が装置内に組み込まれて、実際に市場で使われています。 しかし、大学での授業では習った（単位は取ったが）が社会に出て時間が経つと忘れてしまい、いざ勉強すると結構大変なときがありませんか？ 　この講座は、CQ出版『Interface』に連載中の「やり直しのための信号数学」の著者に講演をお願いし、誤り訂正符号アルゴリズムの解説を理解しやすく説明することで仕事、研究に即役立つ講座を企画しましたのでご活用ください。

１月３１日（金） 【トラックＡ】 セッション5（10：00〜11：30） タイトル ハイエンドＦＰＧＡトラブルシューティング法 講師会社名、講師名 来栖川電工(有) 中野Ｒ＆Ｄカンパニー 井倉将実氏 アブストラクト 　FPGA設計を長く行っていると実際に動かしたときに不具合が起こってデータシートには記載されていない点についての解決方法を模索する場面がまれに見受けられる。 ましてや情報の乏しい最新FPGAを数百メガヘルツという高速な速度で動作させる場合にはこういう場面に遭遇した場合には自身の経験だけでは解決しない場合も少なくない。 だが、あらかじめ「こういう問題が発生した」という事例さえあれば問題の発生回避に役に立つことがある。 本講義では講師の設計現場で最新FPGAを使ったときに起こった問題に対して、ソース記述やFPGAの周辺回路への対応，ならびにFPGA特有の機能についての使用注意点を紹介します。 セッション8（12：50〜14：20） タイトル 高速差動インターフェイス技術 〜ギガビット伝送を高信頼性をもって容易に可能にする設計技術〜 講師会社名、講師名 （株）マクニカ　技術開発センター センター長 碓井有三氏 アブストラクト 　素子間の伝送速度の高速化に伴い、反射対策はもちろん,ギガビットを超える場合には、さらに信号の損失も考慮する必要が生じてきました。 これらはいずれも配線パターンを分布定数線路として取り扱うことにより理解できます。 本講座では、反射およびクロストークの基本と対策について概説し、SSTLやRambusなどのバス伝送の特徴,さらには、ギガビット伝送で用いられる差動伝送,および信号の損失とその対応策について述べます。 セッション11（15：20〜16：50） タイトル FPGAとASICの役割分担および並行開発における留意点とその解決策 〜短TAT・低コストに向けた設計事例について〜 講師会社名、講師名 富士通ディジタル・テクノロジ(株) ビジネス開発統括部 第二技術部 山田誠 氏、松野裕之 氏 システム開発統括部 第一技術部 川武慶 氏 アブストラクト 　近年、半導体の微細化技術とシステムからの要求でFPGA/ASIC 設計は大規模・高速化の傾向が一層顕著になってきている。 製品開発期間の短縮や市場コスト実現のためには、FPGAとASIC 両方のメリットを活かす設計手法の導入が重要である。 　今回、我々が社内外の開発経験からFPGAとASIC 設計をコンカレントに進める上での課題とその対策について開発事例を交えて紹介します。   1.FPGAとASICの選定方法   2.FPGAとASICの設計留意点と解決策 ・記述スタイル ・クロック検討 ・メモリ選択と使い方　など   3.コンカレント開発に向けた設計事例紹介 １月３１日（金） 【トラックＢ】 セッション6（10：00〜11：30） タイトル Cベース設計の現状と未来 〜Cベース設計の最近の動向と携帯電話における実チップ開発事例について〜 講師会社名、講師名 (財)九州システム情報技術研究所 冨山宏之氏 NECエレクトロニクス(株) 基盤開発事業部 黒坂均氏 アブストラクト 　最近の数年間でＣベースの記述言語の標準化が進み、それを入力とするＣＡＤツールも市場に投入されてきた。そこで、Cベースの設計について、グローバルな観点から最近のＣベース設計の概要について述べるとともに、全体の動向等現状や将来性について解説します。また、実際に、携帯電話アプリケーション用ＬＳＩをＣ言語ベースで設計した時の動作合成、Ｃ++シミュレータ、ＦＰＧＡベースのアクセラレータを核とする設計手法やツールチェーンを用いて、ＨＷ設計、ＳＷ検証を含むシステム検証期間をいかに短縮し、１発動作するＬＳＩチップを設計したかについて説明します。 セッション9（12：50〜14：20） タイトル リコンフィギャラブルコンピューティング 〜マシン事例ならびに遠隔再構成応用事例〜 講師会社名、講師名 三菱電機エンジニアリング（株） 鎌倉事業所電子技術センター 博士(工学)　飯田全広氏 （有）エムビーウェア 取締役社長 身次茂氏 ほか アブストラクト 　リコンフィギャラブル・コンピューティングは専用ハードウェアの持つ高い性能と汎用機の持つ高い柔軟性とを兼ね備えた方式として大きな期待が寄せられています。本講座では応用に焦点を当て、二つの開発事例を紹介します。前半では、FPGAを用いた専用装置としてリコンフィギャラブルマシンRASHとその暗号強度評価装置等への応用事例について報告します。後半では別の視点からの応用として、FPGAデバイス内部にロジックアナライザ回路を構成してFPGA内部の信号を測定する技術、ならびにインターネットを介して遠隔地のFPGAデバイス構成を制御する技術を組み合わせて、ユーザ機器の内部信号を遠隔地から把握できるリモート・ロジックアナライザの開発事例を報告します。 セッション12（15：20〜16：50） タイトル FPGAと特許 〜FPGAでこんな特許が出せる〜 講師会社名、講師名 経済産業省 特許庁 特許審査第三部 半導体機器 審査官 大嶋洋一氏 (株)旭リサーチセンター　客員研究員　川合晶宣氏 熊本大学 工学部数理情報システム工学科 教授 末吉敏則氏 アブストラクト 　平成13年度に特許庁が実施したFPGA/PLDに関する特許動向調査報告に基づき、当該技術分野の技術開発動向についてグローバルな視点から報告します。報告内容は、プロセス、デバイス、設計、アプリケーションの各要素技術分野の分析に加え、デバイスメーカ、ベンチャー企業、アプリケーションユーザの各立場に立った、今後のビジネスチャンスについての展望を含む。また、ダイナミック・リコンフィギャラブル技術等の注目トピックスを取り上げ、特許情報の視点から、将来の技術開発動向について分析結果を紹介します。 １月３１日（金） 【トラックＣ 〜SoC関連セッション〜】 セッション7（10：00〜11：30） タイトル 大規模画像処理LSI開発及び、その画像システムにおけるＦＰGA活用事例 講師会社名、講師名 シャープ（株） 情報家電開発本部 AV商品開発研究所 システムLSI開発P.T 尾松智裕氏 アブストラクト 　近年、大規模LSI開発においてFPGAを用いた検証は一般的に行われている。特に、大容量データー処理を必要とする画像分野のLSI開発においては、いかに効率よく検証するか、また開発したLSIを用いた画像アプリケー ション開発を効率よく行うかが重要な課題となっています。本セミナーでは、それらを解決する手法について   1.FPGA小基板を用いた大規模画像LSI開発   2.FPGAとPCIバスを用いた デバイス開発・検証   3.FPGAとHandel-Cを用いた簡易デバッグ環境 の３つの実例を交 えて紹介する。 セッション10（12：50〜14：20） タイトル SoC開発プロジェクトを成功させるには・・・   1.コンフィギュラブルプロセッサによるSoCプラットフォーム設計   2.C言語ベースのアーキテクチャ設計と機能検証   3.タイミング収束のための「中流設計」技術　〜物理設計を考慮した論理設計〜 講師会社名、講師名   1.(株)東芝 SoC研究開発センター　松本展氏   2.(株)東芝 SoC研究開発センター　松井正貴氏   3.東芝マイクロエレクトロニクス(株) 設計自動化技術開発部　細田浩希氏 アブストラクト 　SoC(System on a Chip)開発のプロジェクトを成功させるために必要な、設計技術および設計マネージメントの手法について、実際の開発事例に基づいて解説します。本講演にて題材とする事例は、東芝のMedia embedded Processor(MeP)を用いた試作チップ、MPEG-2 CODECの開発プロジェクトです。MePは、顧客の要求に合わせて命令セット、バス幅、および周辺回路などをカスタマイズできる、コンフィギュラブルプロセッサです。 セッション13（15：20〜16：50） タイトル SoCの物理設計の現状の課題と将来への期待 講師会社名、講師名 (株)トッパン・テクニカル・デザインセンター   1.ネットワークソリューショングループ コンサルティングチーム 主任 中津優氏   2.デバイス一部 朝霞デザインセンター 主任 遠藤克彦氏   3.デバイス一部 朝霞デザインセンター 主任 中山泰仁氏 アブストラクト 　ナノメータ世代を前に、SoCの物理設計は困難を極めている。本セミナーでは物理設計の現状と今後の課題について次の３つの設計工程に分けて考えていきます。   1. 物理設計前、ネットリスト作成時に考慮すべきINPUT条件とその制約指定方法。   2. 物理設計時の制約条件の実現方法とEDAツール毎に異なるインターフェイス。   3. 物理設計後のSTAやフィジカル検証によるサインオフ基準。 以上を設計手法の最適化と物理設計ツールの更なる進歩に期待するものとして実例を交えて紹介します。

Topページへ戻る 日本エレクトロニクスショー協会　 phone:03-5402-7601　FAX:03-5402-7605 E-mail: edsfair@jesa.or.jp　http://www.jesa.or.jp ALL Rights Reserved by Japan Electronics Show Association サイトはIE5.0以上、 NN4.7以上で動作確認を行っております。