FPGA/PLD Design Conference
IPフリーマーケット

日時:1月30日(木)PRトーク12:50〜14:50
ポスター説明14:50〜16:00
場所:アネックスホール
1.DES,3−DES 【分野】通信
SYSTEC Corporation LSI Technology Center 浅野明好氏
DESはFIPS PUB 46−3 に標準化されている米国の標準暗号である。64bitの共通鍵を用いて、64bitの情報を暗号化する。現在、DESは3−DESに拡張されている。 3−DESでは、最大168bitの鍵を用いて64bitの情報を暗号化する。
作成した回路はいずれもFIPS PUB 81にて標準化されている4つのモード、ECB・CBC・CFB・OFBをサポートし、暗号化・復号化を行う事が出来る。
2.CRC-12,CRC-16,CRC-32 【分野】通信
SYSTEC Corporation LSI Technology Center 浅野明好氏
CRCは冗長bitを情報bitに付加する事によって、伝送路における誤りを検出する事が出来る誤り検出符号である。標準のCRC方式はISO 3309や、ITU-T V.42にて定義されている。作成した回路は、この標準仕様に基づき、CRC符号を生成する。  回路構成としては、シリアル方式・パラレル方式がある。シリアル方式は回路規模が小さいのが特徴だが、符号生成までに時間がかかってしまう。一方、パラレル方式は回路規模は大きいが符号生成が極めて早いのが特徴である。
3.AES−128,AES−192,AES−256 【分野】通信
SYSTEC Corporation LSI Technology Center 浅野明好氏
AESはDESに代わる米国次期暗号標準である。2001年11月にFIPS PUB 197にてその仕様が公開されている。AESは128bitの情報を128、192、256bitのいずれかの鍵を使用して128bitの暗号を生成する。既知の攻撃についても考慮されており、DESよりも、遥かに安全な暗号である。作成した回路では、NIST Special Publication 800-38Aに記載されているECB・CBC・CFB・OFBの4つのモードをサポートしており、用途に応じて暗号化・復号化を行う事が出来る。
4.SHA-1 【分野】通信
SYSTEC Corporation LSI Technology Center 浅野明好氏
SHA-1は米国商務省標準技術局(NIST)によって選定された、米国政府標準のメッセージ要約関数の事である。主に伝送情報が伝送線路で改竄・改変されていないかを検出したり、認証技術の1つとして用いられている。その為、メッセージ要約関数には、一方向性(非可逆性)・同値生成率の低さ が求められる。SHA-1はそれらを十分満たしている。SHA-1は2の64乗bit長未満のデータから160bitのメッセージ要約値を生成する。作成した回路は、任意の入力データ幅を設定でき(最大496bit、入力データ幅は8の倍数である事)、160bitのメッセージ要約値を出力する。
5.AES 暗号/復号エンジン 【分野】通信 情報処理
(株)テクノクリエート 第一開発部 佐々木嘉郎氏
本IP は、128bit データを処理単位とした共通鍵暗号AES の暗号/復号エンジンです。 アルゴリズムは米国連邦情報処理標準(FIPS-197 )に記載された標準暗号AES アルゴリズム(Rijndael )を搭載しております。 暗号鍵長は3 種類(128,192,256bit )、暗号モードは、ECB (Electronic Code Book )とCBC (Cipher Block Chaining )モードに対応しており、暗号/復号を1 つのパッケージで実現しています。 アーキテクチャ面においては、回路規模を最小に抑えることを目的として、128bit のデータを32bit 毎に処理することでコンポーネントを小型化し、さらに暗号化/復号化/鍵拡張においても、各種コンポーネントを共用することに成功しております。 また、最大転送速度約100Mbit/sec を実現することで、ネットワークセキュリティ機器への応用が可能となっております。 尚、機能追加・周辺制御回路の開発など、各種カスタマイズのご要求にも対応可能です。
6.DES ・Triple-DES 暗号/復号エンジン 【分野】通信 情報 金融
(株)テクノクリエート 第一開発部 佐々木嘉郎氏
本IP は、64bit データを処理単位とした共通鍵暗号D ES の暗号/復号エンジンです。
アルゴリズムとして、56bit の暗号化鍵を利用するDES 、DES のアルゴリズムを3 回繰り返し112(2key)/168bit(3key)の暗号化鍵を利用するTriple-DES を搭載しております。また、ブロック暗号の利用モードは、ECB (Electronic Code Book )とCBC (Cipher Block Chaining )モードに対応しており、暗号/復号を1 つのパッケージで実現しています。
各々(DES /Triple-DES 、ECB /CBC 、暗号化/復号)の設定は、8 通りの組合せが可能となっております。
尚、機能追加・周辺制御回路の開発など、各種カスタマイズのご要求にも対応可能です。
7.リードソロモンエンコーダ/デコーダ 【分野】通信 インターフェース
(株)テクノクリエート 第1 開発部 今野律弥氏
無線機器、DSL モデム、デジタルTV など幅広い分野で通信品質を向上させるために使用されているリードソロモン符号(RS 符号)方式の誤り訂正符号エンコーダ/デコーダコアです。 送信元データにチェックビットを付加してデータブロックを構成し、これを訂正単位としたブロック符号で、例えば送信側で元データ239Byte にエンコーダで算出したチェックビット16 Byte を付加して255 Byte のデータブロックを構成して送信した場合、受信側デコーダでは255Byte 中8Byte までのエラーを検出し訂正することが可能になります。
お客様の要望をお聞きした上でカスタマイズを行いますのでデータブロックのByte 数、チェックビットのByte 数は要望に応じます。これにより使用されるシステムに柔軟に対応できます。また、使用される原始多項式、生成多項式についてもご要望に応じます。 さらに実際に使用されるシステムにおいて正常に動作するかを検証(シミュレーション)した上で提供するため、品質向上に貢献します。回路設計はHDL 言語記述で行っていますので、様々なFPGA やASIC デバイスへ対応可能です。
8.簡易Webサーバ 【分野】信、ネットワーク
(有)ひまわり 横溝憲治氏
ハードウェアで構成した簡易Webサーバー。ソフトウエア開発なしでWebブラウザから制御可能なハードウエアを実現可能します。対応プロトコルはARP,ICMP,IP,TCP,HTTP。enthnetフレームの処理は市販ネットワークチップを使用する。IP内の構成は、バスコントローラ、DMA制御、IP処理、TCP処理、HTTP処理となっている。ネットワーク層別に独立した回路構成のため、UDPなど他のプロトコルへの対応も容易である。ハードウエア制御は、HTTP処理回路から行う。IPと市販ネットワークチップ間のインターフェースはISAバスになっている。ただし、IP内でバスコントローラを独立させてあるので、バスコントローラの変更により他のバスへ対応可能である。
9.CDMA通信モジュール 【分野】通信およびインターフェース
オープンハード(株) 開発部 飯沼延秀氏
 第三世代移動体通信はCDMA方式を採用し、現在NTTDoCoMo社のFORMA等で運用実績をあげています。この方式の特徴の一つに“統計多重効果”があげられます。“統計多重効果”は、複数の論理的な通信チャネルが運ぶ情報(トラフィック)が時間と共に変動し、その情報量の山と谷が異なり情報量の平滑化により、帯域容量を有効に利用することであります。
例えば、音声信号を符号化するコーデックには、有音/無音の判定回路が入っています。これにより無音時のデータ数を低減させる機能があります。複数の音声チャネルが存在する場合には、時分割多重のように最大通信速度で多重する場合と比較して、統計多重を行なった場合は物理回線の帯域容量が少なくてすみます。(見かけ上、物理回線以上の容量確保が出来ます。)
 本IPは、この“統計多重効果”を利用して、ロボット内のモジュール間通信等、自営回線の通信に大きく寄与することを目的に開発しました。特にロボットでは、カメラモジュールではデータ容量が大きく、制御アームでは、データ容量が小さい等、モジュール間の転送レートが異なります。本IPでは、これら異なる転送レートも収容することが可能であります。
10.32ビットRISCマイクロプロセッサM32Rソフトマクロ 【分野】マイクロプロセッサ
三菱電機(株) システムLSI事業化推進センター 先端プロセッサ開発部第一グループ
作川守氏 近藤弘郁氏 清水徹氏
32ビットRISCマイクロプロセッサM32Rソフトマクロを開発した。すべてVerilog-HDLで記述した論理合成可能なモデルである。高性能ながら非常にコンパクトで、システムLSIへの搭載やFPGAへのマッピングも、CADツールによって容易に実現することができる。 CPUコアはDSP機能を搭載しており、高速なデータ処理能力を発揮できる。  また、オン・チップ・デバッグ機能によって、JTAGインターフェースを用いたデバッグも可能である。 CPUコアの他に、命令キャッシュ、内蔵SRAM、ブロックセレクトコントローラ、SDRAMコントローラ、DMAC、割り込みコントローラ、タイマー、シリアルIOなど、1チップマイクロコントローラの標準的なIOモジュールを内蔵している。 CPUコア、デバッグI/F、周辺IOを含めてXilinx XCV2000E 1個にすべてマッピングができた。評価ボード上で動作周波数25MHzでの動作を確認している。 M32Rソフトマクロは、研究・教育を目的とし、VDEC(VLSI Design and Education Center)より、無償で提供している。
11.SuperH命令セット互換プロセッサコア 【分野】マイクロプロセッサ
広島市立大学大学院 情報科学研究科 三谷陽介氏 弘中哲夫氏 内田裕志氏
広島大学 ナノデバイス研究センター Mattausch Hans Juergen氏 小出哲士氏
・命令セットの互換性について
SH-3プロセッサには188個の命令が備わっており,本IPはそのうち185個をサポートする.サポートしないのは,周辺回路を制御するための3命令である.これらの命令が実行された場合には一般不当命令例外が発生して例外処理ルーチンへと遷移する.
・外部バス
30ビットアドレスバス,32ビットデータバス
・アーキテクチャ
ハードウェア量の削減のため,ノンパイプライン方式,1ポート・レジスタファイルを採用している.このため,各命令の終了サイクル数は異なる.このことがプログラムの実行結果に影響を与えることはない.
・キャッシュ
簡略化によるハードウェア量の削減を狙って,SH-3プロセッサのキャッシュと異なり,複数の動作モードや書き込みモードのサポートはしていない.キャッシング有効/無効の切り替えのみ,外部信号から切り替える方法とソフトウェアで切り替える方法の2種類を用意した.
・例外および割り込み
SH-3プロセッサに備わっている14種類の例外のうち,本プロセッサは6種類の例外をサポートしていない.これは,周辺モジュールを必要とする割り込みや例外はサポートしていないためである.
12.DLX-FPGA 【分野】教育用32ビットRISCマイクロプロセッサ
熊本大学工学部 末吉敏則氏 久我守弘氏
熊本大学大学院自然科学研究科 石井裕夫氏
LX-FPGA は,基本となるプロセッサモデルとしてDLX アーキテクチャを採用している.DLX は米国の教育機関で広く教科書として使用されている“Computer Architecture A Quantitative Apploach:J.L.Hennessy and D.A.Patterson”で紹介された本格的な32 ビットマイクロプロセッサである.DLX は教育目的に開発されたマイクロプロセッサであるため,教育に本質的でない命令や機能を含んでおらず,理解しやすい内部構成になっている.
 DLX-FPGAで定義される命令は全て32ビット固定長であり,3種類の命令形式で表されている.命令セットとしては,データ転送命令,算術論理演算命令,制御転送命令,浮動小数点演算命令の4種類が定義されている.しかし演習での時間的・予算的制約を考慮して,浮動小数点命令は除外している.各命令は5つのパイプラインステージで処理される.割込みとしては,10レベルの例外,8レベルの内部割込み,および7レベルの外部割込みをサポートしている.
 また,DLX-FPGAにはキャッシュなどのプロセッサに必要な回路がないので,併せて周辺回路を提供することでLSI 設計者が容易に使用できるようにする.
13.KITEマイクロプロセッサ 【分野】教育用マイクロプロセッサ
熊本大学工学部 末吉敏則氏 久我守弘氏
熊本大学大学院自然科学研究科 石井裕夫氏
KITEマイクロプロセッサはノイマン型計算機の動作原理,設計理論,構成方式,管理方式など一貫した計算機工学の教育に利用できる教材を目的として設計されている.したがって,アーキテクチャをできるだけ簡素なものとするため,4K語(1語=16bit)のメモリ空間と256語のI/O空間を持ち,レジスタとALU(Arithmetic LogicUnit)から構成されるアキュムレータ型を採用した.KITEマイクロプロセッサは演習の目的の応じて使い分けることができるようにKITE-1とKITE-2の2つのバージョンがある.
 KITEマイクロプロセッサの命令は1語1命令の命令形式を採用し,命令セットはマイクロプロセッサ設計時の作業負担を考慮して必要最小限に限定している.
 また,実験演習支援としてKITEマイクロプロセッサボードを開発した.このボードは実装デバイスとして書き換え可能なFPGA(Field Programmable Gate Array)を採用している.KITEマイクロプロセッサボードを用いることで,命令単位及びクロック単位でプログラムの制御でき,レジスタの値やプロセッサの動作状態が把握できる可観測性を有している.さらに,システムクロックを0.1Hz から1.0MHz まで16 段の可変クロックとし,動作を把握しやすくしている."
14.汎用画像処理IPパッケージ(特徴抽出および画像変換) 【分野】画像
広島県産業科学技術研究所 石津任章氏 武田幹雄氏 馬場祥宏氏
広島県立西部工業技術センター 佐野誠氏 藤原義也氏
九州工業大学大学院生命体工学研究科 森江隆氏
広島大学大学院先端物質科学研究科 岩田穆氏
X軸・Y軸射影、濃度ヒストグラムは度数分布を求めるIPである。カウントした画素数をFPGAの内部メモリに格納する。  周囲長、面積、重心、フィレ径、慣性等価楕円の傾き角は特徴量を求めるIPである。  周囲長、重心、慣性等価楕円の傾き角については積算値のみを求め、積算値から特徴量を算出する演算はCPUで行う仕様としている。  膨張・収縮、ラベリング、階調変換、3x3空間フィルタ、3x3差分型エッジ検出フィルタ、画像間演算、アフィン変換、抵抗ヒューズネットワークは画像を変換するIPである。  抵抗ヒューズネットワークは、エッジ情報を保存しながらノイズを除去し、これを応用すると大まかな領域抽出を行うことができる。  ラベリング、抵抗ヒューズネットワーク以外のIPは、画像を1度ラスタ走査した時点で処理結果が得られる。  ラベリングは2度ラスタ走査する必要がある。抵抗ヒューズネットワークは設定値にもよるが、60回程度ラスタ走査を行う。  各IPとも画像サイズ640×480、濃度値256を想定しているが、内部パラメータを変更することで様々な仕様に対応可能である。  また、それぞれの処理に必要なメモリ領域は画像メモリを除いて全てFPGAの内部メモリを使用しているため、部品点数の削減および高速動作を実現している。
15.周波数−電圧協調制御を用いた低消費電力MPEG4 ソフトウェアIP 【分野】動画像圧縮符号化
金沢大学工学部電気電子システム工学科集積回路システム研究室
金沢大学大学院自然科学研究科 電子情報システム専攻 川上健太郎氏
金沢大学工学部 電気電子システム工学科 大平英雄氏 深山正幸氏 吉本雅彦氏
本IPは,従来,RISC CPU上でMPEG4符号化を実現した場合問題となっていた消費電力を,約20〜65%に削減するソフトウェアIPである.RISC CPU上でMPEG4符号化を実現した場合,専用LSIで実現した場合と比較して消費電力の点で劣っていた.本IPを動作周波数および電源電圧を動的に制御可能なRISC CPUに適用することにより,消費電力を大幅に削減することができる.本IPはフォワードアナリシスと呼ぶアルゴリズムを採用している.フォワードアナリシスアルゴリズムは,符号化対象の画像を受け取り,未来に行われる画像の符号化に必要な演算量を予測する.RISC CPUの動作周波数および電源電圧はこの予測演算量を元にフレーム単位で動的に制御され,低消費電力な符号化を実現する.フォワードアナリシスアルゴリズムも1つのサブルーチンとしてRISC CPU上で動作する.本IPはソフトウェアベースであるため,符号化処理を担う専用のLSIコアを必要としない.このため,LSIの設計/製造コストを圧縮できる.またソフトウェアを修正することにより,将来予想される符号化対象画像のサイズ,フレームレート,ビットレートの変更,プロファイルの拡張などに対して柔軟に対応することができる.
16.PCI バスブリッジコア 【分野】インターフェース
(株)テクノクリエート 第1 開発部 今野律弥氏
本PCI バスブリッジコアはCPU のローカルバスにPCI インターフェース持つデバイスを接続するためのコントローラです。汎用的な各社CPU のローカルバスインターフェースとPCI インターフェース間の変換を行い、容易にPCI バスに対応したシステムを構成できます。お客様のご要望をお聞きした上でカスタマイズを行いますので使用されるシステムに応じて柔軟に対応します。これにより回路規模を最小に抑えることが可能です。 さらに実際に使用されるシステムにおいて正常に動作するかを検証(シミュレーション)した上で提供するため、品質向上に貢献します。回路設計はHDL 言語記述で設計していますので、様々なFPGA やASIC デバイスへ対応可能です。
17.PCI バスインターフェイス 【分野】インタフェース
東海大学大学院工学研究科 早坂晴康氏 孕石裕昭氏
東海大学電子情報学部コミュニケーション工学科 清水 尚彦氏
設計したPCI バスインターフェースは,pcisgi で定義されたPCI2.1 に準拠したターゲット専用のIP である.ユーザインターフェース側に,データ転送のみに注目した簡単なアクセスインターフェースを設けることによって,誰でも簡単に使用できるようになっている.不要なコンフィギュレーションレジスタを実装しないことによってIP の小型化を実現した.PCI バスコマンドのメモリリード,メモリライト,コンフィギュレーションリード,コンフィギュレーションライトに対応し,パリティーエラー検出,アドレスパリティエラー検出,割り込みを1 つ持っている.また,ベンダID とデバイスID がプログラマブルになっているので自由に設定が可能である. 実装確認が取れていないがバースト転送,高速バックツーバック転送, I/O 転送やイニシエータの機能を追加したIP も用意している.
18.Java de FIR Filter 【分野】デジタルフィルタ
DIGITALFILTER.com 岩田利王氏
FIRフィルタの自動設計ツールです。上記のアドレスにあるJavaアプレットにパラメータ(サンプリング周波数、カットオフ周波数、タップ数など)を入力し、ボタンをクリックすると、係数が生成され、さらにそれらの量子化、VHDLソースコードの生成が自動的に行われます。
19.MAC_YG0129 【分野】Ethernet MAC
(株)ワイ・デー・ケー YDKテクノロジーズカンパニー SoPCプロジェクトチーム
・Nios UserInterface互換(WAIT端子によるウェイト制御、同期式、割込み端子あり)  (Avalon interface対応予定) ・MIIインターフェース(MIIマネジメントバスにも対応) ・IEEE802.3(10Base-T)、IEEE802.3u(100Base-TX)に準拠 ・フローコントロール機能 ・送受信バッファ 各2048バイト(個別に最大65536バイトまで拡張可能) ・アドレス・フィルタリング機能 ・プリアンブル、SFD、FCSの付加と除去ならびに、FCSのチェック ・PAD付加機能 ・使用リソース:約2000LE、16ESB(APEX使用時)
20.ギガビットカオス暗号 【分野】セキュリティ
独立行政法人通信総合研究所 梅野健氏
ソフトウェアによる暗号化では実現できない、数Gbpsから数10Gbps程度の暗号化処理速度を実現する暗号化・復号化専用IP。応用は、ビデオ信号などの動画、画像データの暗号化、高速無線LANの暗号化、衛星通信の暗号化、テレビ会議システムの暗号化、ハードディスクの暗号化等多岐に渡る。
21.DES-3DES 4 Nios 【分野】信号処理(暗号)
デンソーテクノ(株)IC 部 三浦孝仁氏
DES-3DES アルゴリズムの暗号化/復号化を行うIP であり,ALTERA 社のSoPC(Excalibur Nios のAval on バス)用ペリフェラルである.従来のIP とは違い,ハードウェアに加えて,ファームウェアとアプリケーション(サンプル)のソフトウェアを一体化したPackage IP である.
〜ハードウェア機能〜
(1) DES (16 サイクル)/3DES (48 サイクル)の選択
(2) 暗号化/復号化の選択
(3) DES 時,ECB モード/CBC モード/OFB モード/CFB モードの選択
(4) 3DES 時,E-D-E 方式/E-E-E 方式の選択(ECB モード)
(5) 暗号化/復号化変換終了時の割り込み(イネーブル付き)
(6) 暗号化/復号化変換中のリードアクセスはウェイトリクエスト
〜ソフトウェア機能〜
(1) 初期設定用ファンクション(ファームウェア)
(2) データ設定&変換リクエスト用ファンクション(ファームウェア)
(3) 変換結果リード用ファンクション(ファームウェア)
(4) 割り込みベースの使用例(サンプルアプリケーション)
(5) リードウェイト機能ベースの使用例(サンプルアプリケーション)
22.浮動小数点演算マクロ 【分野】デジタル演算を必要とするジャンル
東京エレクトロン デバイス株式会社 設計開発センター 高山真由美氏
・単精度32bit形式と倍精度64bit形式のIEEE754規格の値と演算をサポート。
・正負の大きさを持つ値だけでなく、正負のゼロ、正負の無限大、及び特別な非数NaN値(Not-a-Number)を含む演算可能。
・オーバーフロー、アンダーフロー処理対応。
・正規化処理対応。
・演算結果値の状態(非数、オーバーフロー)をデータ信号とは別に通知。
23.kVerifier(テスト検証ライブラリ)の SystecC への適用 【分野】テスト 回路 SystemC, RTOS, 仕様が混在させてのテスト
kVerifier Lab 小林憲次氏
kVerifier は C/C++ プログラムをテスト検証するライブラリです。その適用対象は、数値計算のようなコンピュータ内で閉じたプログラムに限りません。メカや回路などの時間発展しながら外部要素と相互に依存しあう組込みプログラムも含みます。RTOS 上で動作するタスク・プログラムも対象とします。kVerifier は時間進行を管理できるので、組込みプログラムのテストやシミュレーション・デバッグを可能にします。
さて SystemC を使うとデジタル回路を C++ プログラムで記述できます。kVerifierを使うと、この C++ で記述した回路のテスト・ベンチを、簡単に記述できます。それだけでなく、kVerifier はSystemC の回路と RTOS 上のタスクの混在したプログラムをシミュレーション実行とテスト検証も可能にします。"

日本エレクトロニクスショー協会 
phone:03-5402-7601 FAX:03-5402-7605
E-mail: edsfair@jesa.or.jp http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association

サイトはIE5.0以上、 NN4.7以上で動作確認を行っております。