ユーザ・プレゼンテーションは、FPGA/PLDに関係する設計事例や応用事例、およびFPGA/PLDに関する最新の研究や萌芽的アイデアについての意見交換や議論の場として利用していただけるように参加費無料で、FPGA/PLDを用いた様々なアプリケーションの具体的な設計応用事例だけでなく、FPGA/PLDをより使いやすくするための新しいソフトウェア技術や設計方法論、さらには、将来 のFPGA/PLDデバイスアーキテクチャに関する各種の興味深いプレゼンテーションが行われました。 優秀プレゼンテーション受賞者決定！！ 【優秀論文賞】 「FPGAを用いて画像データを直接回路化した画像認識処理」 安永守利殿 筑波大学 電子・情報工学系 吉原郁夫殿 宮崎大学 工学部 情報システム工学科 【審査員特別賞】 「強誘電体メモリのFPGA/DPGAへの応用」 横関亘殿　二野宮鼓殿　向田健二殿 川嶋将一郎殿　高山良久殿 富士通株式会社 FRAM事業部 桝井昇一殿　大浦道也殿 株式会社富士通研究所 メモリデバイス研究部

１月３０日（木） 12:50〜14:50　--- CAD & アルゴリズム --- セッション1 ◆ファジィベースの新しい学習型モデリング手法のハードウェア実装 電気通信大学および横河電機(株) 村上真之氏 電気通信大学 本多中二氏 / 西野順二氏 ◎概要 能動的学習法(ALM)というファジィベースの新しい学習型モデリング手法を用いて、高速で高精度にモデリングや制御を行なうためのハードウェアシステムを開発している。ALMは、モデリングの対象を単純なパターン情報に分解して学習をしながら、その対象の特性を把握するというモデリング手法であり、その過程において、複雑な計算式を伴わないことが特徴である。 ALMには、対象がもつ特性を引き出すためのIDSという処理ブロックがあり、このIDSがALMの中で重要な処理エンジンの機能を果たしている。ALMのハードウェアシステムを考えたとき、モデリングの高速性とシステムの拡張性を得るためには、IDS専用のハードウェアが必須である。発表では、PLDをフル活用したIDSのハードウェア設計について述べ、ALMによるモデリングの実験結果とIDSのハードウェア化の有効性を示す。 セッション2 ◆関数分解を用いたFPGAのブーリアンマッチングの高速化手法について 九州大学 松永裕介氏 ◎概要 論理回路をルックアップテーブル型FPGAにマッピングする際には通常は回路の入力数のみを考慮した手法が用いられるが、ある程度複雑な論理関数をそのまま複数のFPGAブロックにマッピングする場合には、回路の構造だけでなく、論理関数を考慮したブーリアンマッチングを用いたほうがマッピング後の面積や段数を小さくできることが多い。しかし、ブーリアンマッチングは多大な計算時間を必要とするため実用的ではなかった。今回、二分決定グラフを用いて論理関数の素な単純分解を高速に求めるアルゴリズムを応用することにより、このブーリアンマッチングの高速化を行なった。 セッション3 ◆大規模FPGA モジュールLogicBench を利用した統一論理検証プラットフォーム (株)日立製作所 半導体グループ 藤井基継氏、多田修氏、森本和伸氏、山際明氏 ◎概要 一般的にＦＰＧＡを利用したＣのアクセラレータ、論理シミュレーション アクセラレータ、論理エミュレータ、アーリー・プロトタイプの各システムが、論理設計で利用されているが、従来はそれぞれについて個別のシステムを用意する必要があった。日立では、大容量ＦＰＧＡを搭載したコンパクト・プロトタイピング・モジュールである日立製ＬｏｇｉｃＢｅｎｃｈを、各設計フェーズに合わせた用途で使用し、個別にシステムを用意することなくシステム設計からプロトタイピングまでのＬＳＩ設計／検証をスムーズに行える手法を考案した。本発表では、この論理検証手法をＬＳＩ設計フローにそって、事例を交えながら紹介する。 セッション4 ◆MP3エンコーダのハードウェア化に適した非線形量子化アルゴリズム 東海大学大学院工学研究科、 東海大学電子情報学部コミュニケーション工学科 神山智章氏 / 清水尚彦氏 ◎概要 MP3エンコーダのハードウェア化に当たり、エンコード処理の中でも特に計算量の多い処理である非線形量子化のアルゴリズムの検討を行っている。今回、以前に提案したアルゴリズムを、2進数での処理に特化することで、非線形量子化アルゴリズムの計算量を更に削減できた。このアルゴリズムを使うことにより、MP3のエンコード処理の計算のうち、大部分を占める非線形量子化処理が、非常に単純なものとなり、エンコード速度の高速化、ハードウェア規模の縮小、単純化等が実現できる。このアルゴリズムを用いて、ハードウェアの設計、FPGA上での実装を試みる。

１月３０日（木） 15:20〜17:50 --- 新デバイス ＆ 新しい設計手法 --- セッション5 ◆強誘電体メモリのFPGA/DPGAへの応用 富士通(株) FRAM事業部 / (株)富士通研究所 メモリデバイス研究部* 横関亘氏、 桝井昇一氏*、 二野宮鼓氏、 大浦道也氏*、向田健二氏、 川嶋将一郎氏、 高山良久氏 ◎概要 強誘電体メモリを利用し、８コンテキストを持つDPGAの開発を行った。FeRAMによってコンフィギュレーション情報が不揮発に蓄積されるため、外付けPROMが不要となり、また、DPGAアーキテクチャにより単位面積あたりのゲート数を増加できるため、安価なフィールド・プログラマブル・システムを実現できる。 また、FeRAMにセキュリティ情報を持たせることにより、コンフィギュレーション情報の保護機能を実現できる。コンフィギュレーション・メモリは、SRAMをベースとした6T4C型メモリ・セルを採用し、従来型FeRAMと比較して20倍以上の高速性の実現と、破壊読出しに起因する読み出し回数の制限をなくした。 セッション6 ◆プログラマブルアナログＩＣ (ＦＰＡＡ) のセンサ回路への応用について オムロン(株) セミコンダクタ事業部 シリコンデバイス開発部 木村桂吾氏 / 浦_一明氏 ◎概要 ＦＰＡＡは設計効率の向上と開発期間の短縮という２つのシステム開発における課題をアナログＩＣをフィールドプログラマブルに作ることで対応している。本稿ではホイートストンブリッジ抵抗型のセンサ回路へＦＰＡＡを応用した結果について述べている。ＦＰＡＡにて、増幅、オフセット調整、ゲイン調整を実現し、設計フロー、シミュレーション結果、測定結果について説明した。センサ個体ばらつき、アンプの入力オフセット、ドリフトなどの調整機能もハードウエアを換えることなくできた。開発者の手元で、複雑な設計計算なしにアナログカスタムＩＣを試作し、その場で即実測し、何度でもやりなおしができる。低周波アプリケーションにおいて、高精度で安定し、使いやすいことを確認した。 セッション7 ◆マルチコンテキストリコンフィギャラブルデバイス上でのデータドリブンアプリケーションの実装 慶應義塾大学 理工学部情報工学科 天野英晴研究室 山田裕氏 出口勝昭氏 天野英晴氏 ◎概要 NECの開発したマルチコンテキストなリコンフィギャラブルデバイス上に、データドリブンのアプリケーションを実装した。このデバイスは、高速にコンテキストの切り替えを行なうことが可能である。この機能を用いることで、データドリブンなアプリケーションに於いて「入力回路->演算回路」といったコンテキストの切り替えが可能である。本稿では、N-QUEEN問題を解く回路と、Van der Polの常微分方程式を解く回路の設計事例について報告する。 セッション8 ◆FPGA/ASICコンカレント開発プロセスFAITHTMのビジネスモデル 富士通(株)電子デバイス営業本部マーケティング統括部 第１マーケティング部 朝日出弘之氏 富士通九州ディジタル・テクノロジ(株)第１開発部 津田昌行氏 ◎概要 FPGAによるプロトタイプが幅広く活用されるなかで、プロトタイプ設計・検証から専用LSIの実開発に至るプロセスは、各社独自である。実際の開発現場では、LSI物理設計の段階での論理の再設計や、わずかな仕様変更のためのLSIの作り直しが行われている。その結果、スケジュール遅延や開発費用の増額などが生じ、開発プロジェクトの成否に影響を及ぼすケースさえある。こうした課題を解決し、開発効率の改善を実現するFPGA/ASICコンカレント開発プロセスの手法を、具体的な開発事例を引用しながら、ビジネスモデルとして紹介する。

１月３１日（金） 10:00〜12:00　--- プロセッサ --- セッション9 ◆並列処理専用小型プロセッサおよびそのネットワークのFPGAへの実装 東京都立大学大学院　理学研究科　田中誠氏 / 豊島克幸氏 / 福永力氏 ◎概要 今回開発した小型プロセッサは基本的にはトランスピュータをモデルにしたアーキテクチャである。 特徴としてはプロセッサ同士がバスやメモリなどを介さずに直接通信できるように専用のインターフェースを備え、それによってメッセージパッシングを行うことで同期をとるように設計したことによって、並列処理を簡単に記述できるOccam言語に対応させたことである。 　昨今、FPGAへ実装できる回路規模が増大したこともあり、複数のプロセッサを搭載することも可能になってきた。FPGAに複数個のプロセッサを搭載させ、その結合形態をタスクに応じてツリー状やアレイ状に配置させる工夫を行い、最適な形態での並列処理を行えるマルチプロセッサシステムを提案する。 セッション10 ◆プログラマブルチップを用いたPDP11互換プロセッサの開発 東海大学工学部通信工学科 / 東海大学電子情報学部コミュニケーション工学科 飯田佳洋氏 / 清水尚彦氏 ◎概要 かつて実システムで活躍したPDP11コンピュータ、そしてUNIXバージョン6をFPGA上で動作させるためにPDP11互換プロセッサを開発した。これは教育用として有用であるだけでなく、FPGA上で動作することは組込みシステム教育そして組込みシステム開発にも有用である。組込みシステムとしてリアルタイムOSを実装させ、それらの開発環境はフリーなものを用意した。 本論文では開発したPDP11互換プロセッサの詳細と評価を報告する。 セッション11 ◆シングルチップフェールセーフプロセッサの開発 日本大学理工学部 中村英夫氏 / 高橋聖氏 日本信号(株) 平宗久氏 / 三枝秀隆氏 / 星野武彦氏 ◎概要 ATCやATSなど人命に直接かかわる鉄道信号の制御部には、バス同期式フェールセーフ計算機と呼ばれる、特殊なアーキテクチャを持った計算機が用いられている。この計算機は共通クロックでタイトに同期して動作する2つのプロセッサのバス信号を常時比較し、不一致時には安全側に動作させるもので、照合回路もフェールセーフ性が要求される。このフェールセーフ計算機のシングルチップ化に対する要求に応えるには、2重化されたプロセッサ相互の詳細なタイミング設計とその妥当性を検証するテストの設計が要求され、カスタムLSIでの実現は困難であった。今回、FPGAを用いることにより、装置メーカ自らが設計、レビュー、テストを一貫して行うことが可能となり、シングルチップ化に成功した。開発に際しては、従来の分離されていたモジュールを同一チップ上に組み込むことに伴う、危険因子を克服するため、M系列擬似ランダム符号を用いた自己検査機能を組み込むなど、フェールセーフ性の確保に努め、国際規格に対応できる水準のフェールセーフ計算機を開発できた。 セッション12 ◆システムレベル設計教育向け支援教材の開発 §熊本大学工学部 ＃熊本大学大学院自然科学研究科 久我守弘氏§ / 原田実氏＃ / 石井裕夫氏＃ / 久重路洋介氏＃ / 柴村英智氏§ / 末吉敏則氏§ ◎概要 半導体技術の向上によって、所望とするシステム全体を１つのLSIに集積するSoC(System on a Chip)が可能になった。それに伴い、システムレベル設計の重要性が増しているが、システムレベル設計手法、最新の設計技術および設計環境等を活用できるような人材は不足しているのが現状である。そこで、我々はシステムレベル設計技術を習得することを目的として20〜100万ゲート相当のFPGAを搭載できる実験用ボード(Super KITE Microprocessor Board)を開発した。本稿では、実験用ボードの概要を述べるとともに、その上で動作する教育用マイクロプロセッサのシステムレベル記述言語等を用いた設計事例について報告する。

１月３１日（金） 12:50〜14:50　--- アプリケーション（機器制御、認識） --- セッション13 ◆位置/大きさ検出装置のFPGAデバイスへの実装 慶應義塾大学 理工学部情報工学科 天野英晴研究室 福田静人氏 天野英晴氏 (株)エッチャンデス 味岡義明氏 ◎概要 人間の視覚には、広角多帯域画像から特定の物体を識別する機能がある。このような視覚機能をモデル化したものが視覚装置であり、MIMD型の格子状アーキテクチャ上で、局所並列画像処理アルゴリズムを実行する。本報告では、局所並列画像処理アルゴリズムにおいて中心的な役割を果たす、位置/大きさ検出アルゴリズムを実行する装置のFPGAボード上への実装について述べる。実装と評価の結果、位置/大きさ検出装置が局所並列画像処理アルゴリズムの実行に対して十分な性能を持ち、画素の増加に伴う拡張にも十分対応できることが明らかになった。また、命令キャッシュを導入することで、性能を低下させること無く全メモリの約33%を削減できる。 セッション14 ◆FPGAを用いて画像データを直接回路化した画像認識処理 筑波大学 電子・情報工学系 安永守利氏 宮崎大学 工学部 情報システム工学科 吉原郁夫氏 ◎概要 従来の画像認識は、カメラ等から入力された対象画像とメモリにストアされた多くのサンプル画像との間の複雑な類似度計算が中心処理であり、これをプロセッサとソフトウェアで逐次実行していた。このため、GHzクロックのプロセッサを用いてもビデオレート（33ms）に追従した高精度な認識が困難であった。この問題を解決すべく本研究では、発想を転換し、サンプル画像を全て組み合わせ回路で実現し、これに対象画像を入力することで完全並列に認識処理を実行する。“サンプル画像（データ）を直接回路化する”という本研究の発想は、従来の集積回路では非現実的であった。一方、FPGAの再構成能力によりはじめて現実的なものとなる。既に、顔画像の認識・トラッキング用のプロトタイプを試作し、その有効性を確認した。 セッション15 ◆ロータリエンコーダ用誤差測定回路の開発 静岡理工科大学 情報システム学科 玉真昭男氏 益田正氏 ◎概要 ロータリエンコーダ校正システム用誤差測定回路をVHDL を用いて設計し、かつ、10万ゲートFPGAを用いて1チップ化した。本LSIを搭載したPCIバスインタフェース付のパソコン用アドインボードを作製し、エンコーダの全角度目盛225,000点の誤差データを自動測定するシステムを開発して、クロック100MHzで角度分解能±0.00175"、システム精度±0.02角度秒を達成した。本校正システムは、経済産業省産業技術総合研究所に納入され、本年４月に国家標準に認定された。現在、内挿信号測定機能を付加すること、32個エンコーダからの検出信号の同時取り込みと平均化により、世界最高レベルのシステム精度を達成すること、などを目標に、開発を続けている。 セッション16 ◆CPLDによるパワーエレクトロニクス機器制御装置の開発事例 茨城大学工学部 星伸一氏 内海善晴氏 大口國臣氏 ◎概要 パワーエレクトロニクス機器は、家庭内から工場、電力分野、電気自動車やロボットまで幅広く利用されている。パワーエレクトロニクス機器の中心となる電力変換回路では、半導体デバイスをスイッチング(オン−オフ)動作させることで、ある電力を望みの電圧・周波数の電力へと変換する。近年、装置の小型化や出力波形改善のため、スイッチ動作の周期(スイッチング周波数)が高周波化傾向にある。これに伴い、電力変換回路の制御周期も短い方が好ましいが、システム的に見て下位の機器である電力変換回路に、高価なDSPを使用してしまうと、製品の価格高騰に繋がってしまう。そこで、本研究ではCPLDを用いたパワーエレクトロニクス機器制御装置の開発事例を紹介する。

１月３１日（金） 15:00〜17:20　--- アプリケーション一般 --- セッション17 ◆USB2.0/1.1 機器エミュレーションシステムとその応用 (株)図研 SoC事業部 ビジネスデベロップメント課　清水喜弘氏 ◎概要 近年USB機器開発においてファームとドライバはどんどん複雑になっているにも関わらず、開発期間は短縮が求められています。当然ファームやドライバはHWが無くては開発できません。そこでFPGAにUSB IPとPCI IPを実装し、USBデバイス(ファンクション)をPCI経由でWindows環境から制御するAPIを開発しました。ユーザはそのAPIを使用することでUSBデバイスの動作モデルを手軽に作成できます。このことによってHW作成前にドライバの開発はもちろん、ファームの仕様確認や実機に対するリファレンスモデル作成が可能となります。さらにFPGAにユーザロジックを載せれば新たにボードを作成せずにそのユーザロジックの検証も可能です。PCIスロットを備えた一般的な開発環境に載せれば組み込み環境への移植も容易です。 セッション18 ◆『FPGAと追記書き込みCD-ROMを応用したセキュリティシステムの構築』 − ALTERA/STRATEX　＋　NIOSコアによる動的処理機能切替の利点 − 来栖川電工(有) 中野R& Dカンパニ 応用技術部 井倉将実氏 ◎概要 本論文は、FPGAとそのFPGAにCPUコアを実装してCDROMドライブを駆動して、Windowsなどから作成されたCPUプログラムコードやデータをFPGA内部の組み込みCPU側で実行する方法を紹介したものです。 Windowsなどのクロス開発環境で作成されたプログラムを実行する方法としてはシリアルポートやEtherなどからの方法もありますがHDD/CompactFlash/CDROMなどのTrueIDEモードを利用したファイルの受け渡しは今後FPGA内部のCPUの重要性が高まれば必ず必要になる方式です。 　そこで本論文ではFPGAによるTrueIDEモードでのCDROMアクセス方法の実現紹介と、パソコンには苦手でFPGAであるがゆえに可能なCDROMを利用したプログラム/コードのプロテクト方法をご紹介します。 セッション19 ◆プロトコル処理の多くをハードウェア化したUSBデバイスコントローラの開発 東海大学工学部通信工学科(B4) / 東海大学大学院工学研究科(M1)/ 東海大学大学院工学研究科(M2) / 東海大学電子情報学部コミュニケーション工学科 名野響氏 / 神山智章氏 / 近千秋氏 / 清水尚彦氏 ◎概要 我々は独自のUSBデバイスコントローラを開発した。このコントローラはロースピード(1．5Mbps)用でコントロール転送とインタラプト転送を行う事が出来る。コントローラはインターフェースとMPUで構成されており、インターフェースは主に下位のプロトコルに関する処理を行う。MPUはUSB専用命令を実装し独自に開発した。ファームウェアでの処理は上位プロトコルが中心となり、少ない命令数で実現出来る。 　USBゲームパッドを実現するためのファームウェアの命令数は255以内となった。デバイスはWindows PCに接続し、コンフィギュア終了後正常にゲームパッドとして利用可能であった。 セッション20 ◆TCP/IPv6プロトコルスタックのFPGA実装と評価 電気通信大学情報工学科　村田一宣氏 / 楯岡孝道氏 / 阿部公輝氏 ◎概要 インターネットへの常時接続環境の普及に伴い、家庭電化製品のネットワーク接続が期待されつつあり、情報家電向けのIPv6の仕様策定や、そのハードウェア実装が行われている。また、TCP/IPv4プロトコルスタックチップも市販されている。本稿では、トランスポート層にTCP、ネットワーク層にIPv6を持つプロトコルスタックをハードウェア化するのに必要なコストを評価する。評価にはFPGAを用い、コストの尺度としてFPGA実装時ゲート使用量を採用する。実装するTCPの仕様には、コストを重視した制限を加えた。実装の結果、TCPを含めたプロトコルスタック全体が、60万ゲートFPGAを用いれば、1チップに搭載できる規模であることが分かった。また、TCPのコストは，それ以下の層全体のコストにほぼ等しく、Ethernetリンク層の5.5倍であることが分かった。

日本エレクトロニクスショー協会　 phone:03-5402-7601　FAX:03-5402-7605 E-mail: edsfair@jesa.or.jp　http://www.jesa.or.jp ALL Rights Reserved by Japan Electronics Show Association サイトはIE5.0以上、 NN4.7以上で動作確認を行っております。