 |
|
223 |
|
|
ゼナシス
テクノロジーズ
Zenasis Technologies, Inc. |
|
 会場案内図表示 |
|
| ■本社 |
米国カリフォルニア州キャンベル市デルアベニュウ1671番地
1671 Dell Avenue, suite# 100 Campbell, California 95008, USA |
| ■連絡先 |
ジャパンオペレーション／Japan Operation
TEL:（03）3368-1153
E-mail:tharashima@zenasis.com
URL:http://www.zenasis.com |
| ■出展物紹介 |
ゼナシステクノロジーズの製品であるZenTimeはセルに基づいた設計においてネガティブスラックを改善し、十数パーセントのパフォーマンス向上を目指すことを可能としたＶＬＳＩ設計の最適化ツールです。何日もの時間を掛けることなく、ダイサイズをも増加させることなくタイミングを改善し、既存のセル設計に基づいたフローをより高いレベルに向上させる事を可能にしました。
プロセス・パラメータを詳細に変更修正、かつ、新しいプロセス技術に移らずに、実行目標を達成することにより、リスクとコストを最小限にする事が大切と考えております。特許出願中のハイブリッド最適化技術は設計の情況に合わせて特有に、ゲート、トランジスターの物理的なレベルを同時に分析し、改善することが可能です。セルに基づいた設計上で適用することで、設計の品質・効率の向上に貢献致します。
特徴：レイアウトを考慮したタイミング最適化エンジン
PrimeTimeTMと互換な内蔵のスタティックゲートレベルタイミング
Hspiceとの正確な互換性を持つＳＰＩＣＥエンジン
下流のP&Rツールとの連携を考慮したシームレスな環境
拡張TCL言語にて多様なカストマイズが可能な環境
解析と最適化のツールおよびユーティリィティの豊富なセット
オンライン・ドキュメンテーションおよびコマンドの豊富な環境 |
|
