第1会場 第2会場 第3会場 第4会場 第5会場 第6会場 第7会場 第8会場 第9会場 第10会場 　 ■TeraForm設計フロー応用例　LSIロジック社における実例及び「RapidChip用RTL解析ツール“RapidPRO”」 日本テラ・システムズ（株） 今村 聡子 氏 （ASIC/RapidChipビジネスディビジョン シニアフィールドアプリケーションエンジニア／LSIロジック（株）） 出展者別一覧【詳細】 　 ■米Auspy社の最新FPGAパーティショニングソフトウェアAPS�U4.0による数百万ゲート以上の規模のプロトタイピング プロトタイピング・ジャパン（株） 鳥本元彦 氏 （社長兼CEO） 出展者別一覧【詳細】 ■Linking Chip Design To Manufacturing Silicon Integration Initiative Don Cottrell 氏 （Si2 Fellow -- Emerging Technologies） 出展者別一覧【詳細】 　 　 ■『C言語ベース設計』をすぐ実践できるXModelink-SystemC Debugger キャッツ（株） 浅利 康二 氏 出展者別一覧【詳細】 　 　 ■ミックズドシグナル・ソリューションDiscoveryAMSならびにポストレイアウト検証フロー 日本シノプシス（株） 海老原 隆 氏 （技術本部　シニア　アプリケーション　コンサルタント） 出展者別一覧【詳細】 ■TeraFormがサポートするNECエレクトロニクス社製最先端Structured ASIC"ISSP90"の紹介 日本テラ・システムズ（株） 佐藤 文彦 氏 （第一開発事業本部 / 第三カスタムＳＬＩ事業部シニアマーケティングプロフェッショナル／NECエレクトロニクス（株）） 出展者別一覧【詳細】 ■ソフトジン社のEDAソフトウェア開発サービスのご紹介 SoftJin Infotec Private Ltd Nachiket Urdhawareshe 氏 （最高経営責任者（CEO）） 出展者別一覧【詳細】 ■スウェーデンHARDI社による超高速・高信頼性の最先端ASICプロトタイピングシステムのご紹介 プロトタイピング・ジャパン（株） Lars-Eric Lundgren 氏 （社長兼CEO/スウェーデンHARDI社） 出展者別一覧【詳細】 ■Linking Chip Design To Manufacturing Silicon Integration Initiative Don Cottrell 氏 （Si2 Fellow -- Emerging Technologies） 出展者別一覧【詳細】 ■Hybrid verfication of Timing and Power （株）エイキャド コーポレーション Andy Huang 氏 （CEO/ACAD Corporation） 出展者別一覧【詳細】 　 ■＜スキャン診断におけるＬＳＩ内部信号計測＞（時間分解型顕微鏡を用いた解析の時間短縮） イノテック（株） Steven Kasapy 氏 （Director of Technical Marketing/Credence Systems Corporation） 出展者別一覧【詳細】 ■普及期を迎えたSystemCベースの設計メソドロジーに必要となる現実的なツールのご提案 サミット・デザイン・ジャパン（株） 牧野 潔 氏 （代表取締役） 出展者別一覧【詳細】 ■ケイデンスのCTOによるR&D戦略と最新開発事例 日本ケイデンス・デザイン・システムズ社 Aki Fujimura 氏 （Chief Technology Officer, New Business Incubation/米国ケイデンス・デザイン・システムズ社） 出展者別一覧【詳細】 ■ひと味ちがうストラクチャードASIC！ アルテラ社の HardCopyファミリ 日本アルテラ（株） 堀内 伸郎 氏 （マーケティング部　プロダクトマーケティング マネージャー） 出展者別一覧【詳細】 ■クロック系＆電源系設計のプログラマブル・ソリューション ラティスセミコンダクター（株） Jock Tomlinson 氏 （Vice President of Applications / Lattice Semiconductor Corporation） 出展者別一覧【詳細】 ■Syntest Technology社 Virtual SCANによるテストコストリダクションツールによるDFTソリューション 丸紅ソリューション（株） NECマイクロシステム（株） 出展者別一覧【詳細】 ■VHS（ベリフィケーション・ホットスポット）によるSoC高品質検証　*株式会社富士通様実例発表* ゼロインデザインオートメーション（株） 朽木 順一 氏 （デザインベリフィケーションコンサルタント） 出展者別一覧【詳細】 ■Linking Chip Design To Manufacturing Silicon Integration Initiative Don Cottrell 氏 （Si2 Fellow -- Emerging Technologies） 出展者別一覧【詳細】 ■EDA新会社設立のご紹介 セイコーインスツルメンツ（株）/（株）ジーダット 出展者別一覧【詳細】 　 ■アダプティブ・コンピューティング・マシーン（ACM）の概要 富士通デバイス（株） 大倉 淳 氏 （技術本部長／クイックシルバー・テクノロジー・ジャパン（株）） 出展者別一覧【詳細】 ■ケイデンスのICデジタル設計ソリューションEncounter Platform 日本ケイデンス・デザイン・システムズ社 田中 厚 氏 （プロダクト・マーケティング　ディレクター） 出展者別一覧【詳細】 　 ■回路シミュレータHSPICEの最新機能 ＮＴＴアドバンステクノロジ（株） 西海 栄一 氏 （CADシステム事業部　回路設計技術部　主任） 出展者別一覧【詳細】 ■アナログ設計を根本から変えるバルセロナ社の回路合成技術 （株）ソリトンシステムズ 出展者別一覧【詳細】 ■Super-FinSim　Verilog　Simulatorの最新機能 （株）アプリスター Alec Stanclescue 氏 （President/Fintronic USA, Inc.） 出展者別一覧【詳細】 ■EDA環境向け　サンの最新プラットフォーム戦略 伊藤忠テクノサイエンス（株） 当日発表 （当日発表/サン・マイクロシステムズ（株）） 出展者別一覧【詳細】 ■アナログ/ミックスド・シグナルに対するシルバコの取り組みとソリューション （株）シルバコ・ジャパン Dr. Ivan Pesic 氏 （社長兼CEO） 出展者別一覧【詳細】 ■「PCI Expressデザイン・インタフェースの設計＆検証手法」 デナリソフトウエア（株） 小林 亘 氏 （技術部 技術マネージャ） 出展者別一覧【詳細】 ■普及段階に入るCMOSマルチギガビット高速インタフェース 富士通（株） 兼頭 武 氏 （ネットワーク開発部　部長／富士通LSIソリューション（株）） 出展者別一覧【詳細】 ■Sonics社の提供する1000万ゲート時代のSoC開発ソリューション イノテック（株） 鈴木 一可 氏 （デザインシステム部　主任技師） 出展者別一覧【詳細】 ■Cadence Incisive Verification Platformのロードマップ 日本ケイデンス・デザイン・システムズ社 後藤 謙治 氏 （プロダクト・マーケティング　シニア マネージャ） 出展者別一覧【詳細】 　 ■ナノメーター設計対応の高速・高精度フィジカル抽出/検証ソリューション 日本シノプシス（株） 妻藤 一雄 氏 （技術本部　アプリケーション コンサルタント） 出展者別一覧【詳細】 ■アサーション記述をハードウェアに実装可能な Aldec社のHWアクセラレーション環境 （株）ソリトンシステムズ 伊達 啓次郎 氏 （HDLグループ） 出展者別一覧【詳細】 ■テーマ：アナログ、ミックスド・シグナル、高度デジタル・ポイント・ツール対応の、短期間のオンデマンドICデザイン・フロー統合ソリューション E*ECAD Inc. Richard Siemiatkowski 氏 （社長兼COO） 出展者別一覧【詳細】 ■Apache社製　Power Integrity Tool について (株)キー・ブリッジ 北原　厚 氏 （Application Engineer/Apache Design Solutions, Inc.） 出展者別一覧【詳細】 ■コーウェアのシステムレベル設計ツールConvergenSC、およびプロセッサ開発ツールLISATekの紹介 コーウェア（株） 川原 常盛 氏 （フィールド・アプリケーション＆マーケティング　グループ/マネージャ） 出展者別一覧【詳細】 ■「SRAMライブラリ作成システム : "CharFlo-Memory!"（ケアフルメモリ）」 セイコーインスツルメンツ（株）/（株）ジーダット 柿木 利彦 氏 出展者別一覧【詳細】 ■LSI、PCB一体検証によるPowerIntegrityおよびEMI対策設計 富士通（株） 登坂 正喜 氏 （テクノロジセンター 回路シミュレーション技術部　課長） 出展者別一覧【詳細】 ■InTimeの提案するRTLハンドオフフローとそのテクノロジー イノテック（株） George Janac 氏 （CEO/InTime Software, Inc.） 出展者別一覧【詳細】 ■スケーラブルなSoC検証環境の構築　-VStationTBX　HDLからCベースそしてインサーキットエミュレーションへのスムースな移行- メンター・グラフィックス・ジャパン（株） 照井 真一 氏 （エミュレータ営業部　技術営業グループ　マネージャー） 出展者別一覧【詳細】 ■Integrated Design Methodology: The only way to design 300M Gates in 65nm マグマ・デザイン・オートメーション（株） Nitin Deo 氏 （Vice President of Product Marketing/Magma Design Automation Inc.） 出展者別一覧【詳細】 ■10GビットSERDESソリューション、及び効率良いシステム設計が可能なクロ ック系＆電源系デバイスの紹介 ラティスセミコンダクター（株） Jock Tomlinson 氏 （Vice President of Applications / Lattice Semiconductor Corporation） 出展者別一覧【詳細】 ■最新IP製品のご紹介（OTG、UTMI+、PCI-Express） メンター・グラフィックス・ジャパン（株） 白田 善久 氏 （テクニカルセールス部　IP　マネージャー） 出展者別一覧【詳細】 ■Synchronicityが提案する効率的なデータ管理、プロジェクト管理ソリューション 伊藤忠テクノサイエンス（株） 渡辺 雄一郎 氏 （EDA技術2グループ） 出展者別一覧【詳細】 ■ミリオンゲート対応の高速プロパティチェック＆高速スーパーリント　*ベリフィケーションテクノロジー(株)様・大規模検証サービスの発表* ゼロインデザインオートメーション（株） 増田 真吾 氏 （デザインベリフィケーションコンサルタント） 出展者別一覧【詳細】 ■PDKを使用したSDL （株）シルバコ・ジャパン 桑垣 武司 氏 （CADシニア・アプリケーション・エンジニア） 出展者別一覧【詳細】 　 ■ナノテク時代のSoC検証クライシス打破のカギ"Cedar"上流設計実践のポイント 富士通（株） 鈴木 康弘 氏 （ディジタルエンジニアリングソリューション事業部　担当部長／富士通キャドテック（株）） 出展者別一覧【詳細】 ■＜スキャン診断におけるLSI内部信号計測＞（時間分解型顕微鏡を用いた解析の時間短縮） イノテック（株） Steven Kasapy 氏 （Director of Technical Marketing/Credence Systems Corporation） 出展者別一覧【詳細】 ■Virtuosoカスタム設計プラットフォームのご紹介 日本ケイデンス・デザイン・システムズ社 岸本 毅 氏 （プロダクト・マーケティング　マネージャ） 出展者別一覧【詳細】 ■The True Story; 10M gate design in 4 weeks マグマ・デザイン・オートメーション（株） 陳　暁 氏 （シニア　アプリケーション　エンジニア） 出展者別一覧【詳細】 ■RTLからレイアウトまでを網羅したSoCパワー解析/パワー最適化ソリューション 日本シノプシス（株） 落合 恵一 氏 （技術本部　 スタッフ アプリケーション コンサルタント） 出展者別一覧【詳細】 ■システムレベル検証を加速するアクシス社のDesign Team Emulation アクシスジャパン（株） 大島 良夫 氏 （COO） 出展者別一覧【詳細】 ■次世代RFIC設計システムAnalog Office NTTアドバンステクノロジ（株） 田所 紀彦 氏 （CADシステム事業部　回路設計技術部） 出展者別一覧【詳細】 　 　 　 　 ■DAP/DNAダイナミック・リコンフィギュラブル・プロセッサが作り出す次の潮流 アイピーフレックス（株） 佐藤 友美 氏 （取締役副社長・CTO） 出展者別一覧【詳細】 ■Cadence DFM Strategy - toward Manufacturing Closure and Cost reduction 日本ケイデンス・デザイン・システムズ社 Adolph Hunter 氏 （Group Director of Marketing, Design for Manufacturing/米国ケイデンス・デザイン・システムズ社） 出展者別一覧【詳細】

日本エレクトロニクスショー協会 phone : 03-5402-7601　FAX:03-5402-7605 http://www.jesa.or.jp ALL Rights Reserved by Japan Electronics Show Association 当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております。