Electronic Design and Solution Fair 2005
 
(株)半導体理工学研究センター
Semiconductor Technology Academic Research Center (STARC)
003
 
 
本社 〒222-0033
神奈川県横浜市港北区新横浜3-17-2
友泉新横浜ビル6階
6F Yusen Shin Yokohama Bldg. 17-2, Shin Yokohama 3-chome, Kohoku-ku, Yokohama 222-0033, Japan
連絡先 管理部
Administration Department
TEL:(045)478-3300
FAX:(045)478-3310
E-mail:info2004@starc.or.jp
URL:http://www.starc.or.jp
出展物紹介 (1)SoC設計技術開発
1.90nm世代の設計メソドロジ V1.5(階層設計対応)およびV2.0(低電力LSI設計対応: 2005年4月リリース予定)
2.1000倍の高速化を可能とするSystemCベース高速協調シミュレーション
3.テストコストとテスト品質の最適化を可能とするテスト戦略支援技術とナビゲーションツール
(2)AS☆PLA-PJによる90nm SoCテクノロジプラットフォーム開発
1.AS☆PLA-PJが目指す90nm SoCテクノロジプラットフォーム
2.90nm SoCテクノロジプラットフォーム整備状況
3.☆Shuttle IPパートナープログラム&☆Shuttle LSI試作サービス
(3)大学共同研究テーマ紹介およびSoC設計技術者教育の取り組み
出展者セミナー  
 
(株)半導体理工学研究センター
1月27日(木) 第11会場 (F201)  13:30 〜 14:15
最先端SoC設計に活用できるSTARCの設計技術
豊田 栄次郎 氏 間 佐五郎 氏 伊藤 荘一 氏 中村 忠彦 氏 ((執行役員 企画部長)
(執行役員 設計技術開発部長)
(執行役員 IP開発部長)
(技監))
国内半導体11社と共同開発した設計技術成果等を報告 (1)STARC活動概要、(2)LSI設計を飛躍的に向上させる設計メソドロジ技術開発(STARCAD-21)とその技術移転の状況、(3)国内先端半導体メーカーの支援のもとで開発したライブラリや各種IP、シャトルサービス(システムLSI試作)について、(4)デザインスタイルガイド、IP品質基準などのSoC/IP設計技術標準について




 



日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております