Electronic Design and Solution Fair 2005
 
日本シノプシス(株)
Nihon Synopsys Co., Ltd.
902
 
 
本社 〒140-0014
東京都品川区大井1-28-1 住友不動産大井町駅前ビル
Sumitomo Fudosan Oimachi Ekimae Bldg., 1-28-1, Oi, Shinagawa-ku, Tokyo 140-0014, Japan
連絡先 フィールド・マーケティング・グループ
Field Marketing Group
TEL:(03)5746-1780
FAX:(03)5746-1781
E-mail:mkg_info@synopsys.co.jp
URL:http://www.synopsys.co.jp
出展物紹介 今、設計者に必要なのは90nm以降の必須テクノロジを完備した設計プラットフォームです。シノプシスは、「抜けのないプラットフォーム」をご提供。Time to Results/Quality of Results/Cost of Results/Return on Investment、全てを満足させるソリューションです。スイート・デモの当日受付も承っています。是非ブースにお立ち寄りください。
<Galaxyデザイン・プラットフォーム>
デザイン収束(タイミング/SI/パワー/テスト)、サインオフ(STA/SI/RC)、Design for Yieldを実現。
<Discoveryベリフィケーション・プラットフォーム>
バグ根絶検証環(SLD/マルチ言語/アサーション/検証用IP/カバレッジ/テストベンチ/フォーマル検証/AMS)を実現。
<Design for Manufacturingソリューション>
先進のDesign for Printability & Manufacturability(OPC・PSM/LRC/フラクチャリング/TCAD/マスク検証)を実現。
出展者セミナー  
 
日本シノプシス(株)
1月27日(木) 第7会場 (DM6)  14:30 〜 15:15
フロントエンドとバックエンド設計の要、Galaxyデザイン・プランニング・ソリューション - JupiterXTによる大規模デザイン・プランニングの実現
本多 伸行 氏 (技術本部 フィジカルデザイン・グループ)
90/65ナノメータ・プロセスの普及により、数千万ゲート規模のデザインが身近なものとなっていますが、大規模化に従い設計スケジュールの見積もりは困難を極め、デザイン修正に伴うイタレーションは設計納期に多大な影響を与えることとなります。今、お客様にとって重要なステップは、設計初期からチップ全体を見通して、フロントエンド/バックエンド設計者が互いにデザイン情報を自在に共有するための橋渡しとなるデザイン・プランニングを採用することです。このセッションは、これらの問題を解決するJupiterXTのソリューションとロードマップをご紹介いたします。
1月27日(木) 第7会場 (DM6)  15:30 〜 16:15
SoC開発工数を劇的に削減する高品質なDesignWare Cores のご紹介とIP選択の条件
高谷 和彦氏 (ソリューション・グループ)
標準化されているI/Fはシステム差別化の要因にはなりません。その一方、I/Fのプロトコル処理は複雑になってきているため、自社開発では苦労の割に報われない部分でもあります。この部分をアウトソースする場合に留意すべき点についてご説明いたします。また、I/F用IP分野で高いシェアを持つDesignWare IP群と、シノプシスが注力しているUSB、PCI Express、SATAをカバーするDesignWare Coresについてご紹介いたします。
1月27日(木) 第7会場 (DM6)  16:30 〜 17:15
必見!「高速」と「高精度」を両立させた最先端トランジスタレベル検証プラットフォーム - NanoSim の最新機能を活かすキーポイント
斉藤 和仁氏 (技術本部 トランジスタレベル・デザイン・グループ)
複雑な SoC の開発 TAT を短くするため、トランジスタレベル解析を正確に、かつ高速に行うための決定的なソリューションを模索しているお客様は、是非、このセミナーにご参加ください。シノプシスの検証プラットフォームDiscovery AMS は、NanoSim、HSPICE、VCSという3つの強力なテクノロジを軸とし、処理速度と解析精度を高い次元でバランスさせることに成功しています。本セミナーでは特に NanoSim の最新機能を中心に取り上げ、今、お客様が直面している回路設計検証における課題に福音をもたらします。
1月28日(金) 第5会場 (DM3)  11:30 〜 12:15
ASIC の設計を成功に導く確実な FPGA プロトタイピング
井上 恒司氏 (技術本部 インプリメンテーション・グループ)
近年、ASICをターゲットとするデザインにおいて、FPGAを用いたプロトタイピングが行われる割合が増加しています。このプロトタイピングには多くのメリットがありますが、目標性能の達成、複雑なデータ・マネジメント、困難な機能検証などの課題があり、実現は容易ではありません。このセッションでは、これらの課題をクリアし、シノプシスの統合フローの中で ASIC と FPGA の設計および検証をより確実に行う手法をご紹介いたします。
1月28日(金) 第5会場 (DM3)  12:30 〜 13:15
Discovery 検証プラットフォームで実現する「バグゼロ・デザイン」
黒坂 均 氏 (技術本部 ベリフィケーション・グループ)
SoC を世に送り出すための開発期間の大半が検証作業に費やされていることが重荷となり、しかし、それでも検証が量的にも質的にも不十分だと実感しているお客様のために、シノプシスは Discovery 検証プラットフォームをご用意しております。優れた SoC 検証インフラを早期に立ち上げる検証 IP やテストベンチ技術、いかなる論理バグをも見逃さないアサーション検証、デザインと検証の有機的な統合をはかる SystemVerilog 対応、検証の品質の尺度となるカバレッジ解析など、今日の SoC 検証に欠かせないテクノロジを全方位にわたって網羅したDiscovery 検証プラットフォームの全貌を、お客様ご自身の目でお確かめ下さい!
1月28日(金) 第11会場 (F201)  13:30 〜 14:15
あなたは安心してタイミング、SI サインオフしていますか?
桂田 陸平 氏 (技術本部 インプリメンテーション・グループ)
昨今の SoC は 90 ナノメータを主とした微細なプロセスへ移行し、大規模化、高密度化によって引き起こされる新たな設計上の課題が浮上してきました。ノイズ解析やクロストーク遅延解析などを単体ツールやフィジカルインプリメンテーション・ツールで実行するものもマーケットに登場していますが、トータルな設計検証環境の中で、お客様が安心してサインオフ認証できる精度とTime to Resultを得られていないのが現状ではないでしょうか? 本セッションでは、多くのお客様にタイミング、SI サインオフに対する「安心」をお届けするべく、シノプシスのタイミング/SI ソリューションが不可欠になる理由をご紹介します。
1月28日(金) 第11会場 (F201)  14:30 〜 15:15
RTLからトランジスタレベル・サインオフまで一貫したパワー・マネージメントを実現するGalaxyパワー・ソリューション
大森 康弘氏 (技術本部 インプリメンテーション・グループ)
ナノメータ・デザインにチャレンジする者にとって、リーク電流/ダイナミック消費電力削減、パワー・インテグリティ問題(EM/IRドロップ)などは避けては通れない重要課題。克服の秘策は、RTLの段階から最終的なサインオフに至るまでの一貫した対策にアリ、です。さらにスキャン挿入方法も低消費電力設計の重要なカギです。これらを踏まえたトータルなパワー・マネージメントに対する強力な回答として、業界最高水準のGalaxy Low Power solutionをご紹介いたします。
1月28日(金) 第5会場 (DM3)  15:30 〜 16:15
フロントエンド設計から考えるシノプシスの低消費電力ソリューション
長谷川 達之 氏 (技術本部 インプリメンテーション・グループ)
バッテリー駆動のアプリケーションである携帯電話やモバイル機器では、SoC の低消費電力化が必要とされています。これまでの手法で思うように消費電力を下げることができなかったお客様のために、本セミナーではシノプシスの論理合成ツール群を用いてフロントエンド設計の段階から始める低消費電力化設計手法をご紹介いたします。消費電力を短時間で劇的に削減するための必須のテクニックです。さらに、合成後の回路に対してさまざまな消費電力解析を行うPrimePowerの概要もご紹介いたします。
1月28日(金) 第11会場 (F201)  15:30 〜 16:15
SystemC ですか? SystemVerilog ですか? - もう迷わない次世代の設計検証言語の選択と活用法
中野 淳二氏 (技術本部 ベリフィケーション・グループ)
お客様は今、次世代に通用する設計検証言語をどのように選択すべきか、という問題に直面していませんか? 本セミナーでは、SystemC と SystemVerilog を対比し、それぞれの言語の相違とそれらの狙い、位置づけを明確化いたします。トランザクションレベルまたはピンレベルという、それぞれ記述抽象度の異なる場合に望ましいテストのあり方、冗長なテストを排し、再利用性の高いテストベンチ環境を構築する手法など、生産性向上のキーになるテクニックについて触れつつ、2つの言語のスイート・スポットに合わせて構築すべき最も効率のよい検証メソドロジについて解説いたします
1月28日(金) 第5会場 (DM3)  16:30 〜 17:15
そのソリューションは本物ですか? - 実績あるGalaxyデザイン・インプリメンテーション・プラットフォームのご紹介
栗原 正博氏 (技術本部 フィジカルデザイン・グループ)
プラットフォーム・ソリューションが数多く提唱されている昨今、実際に統合ソリューションとして動作しているプラットフォームはどれだけあるでしょうか。シノプシスのGalaxyデザイン・プラットフォームはタイミング、シグナルインテグリティ、パワー、テスト容易化設計などの問題を解決できる唯一の実証されたプラットフォームです。今回は歩留り向上機能を含めた最新のデザイン・インプリメンテーション・プラットフォームについてご紹介いたします。




 



日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております