Electronic Design and Solution Fair 2005
       
  第12回 FPGA/PLD Design Conference
 
第12回 FPGA/PLD Design Conference
「一歩先行くボーダレス設計、FPGAの飛躍と脱皮」

 「第12回FPGA/PLD Design Conference」は、FPGA/PLDをテーマとした日本で唯一のコンファレンスです。ここではFPGA/PLDに関する最新技術、設計事例、ビジネスおよび将来動向を包括的に知る事ができます。特に今回は、様々な設計課題が影響しあうシステム設計において重要となるボーダレスな設計技術、量産デバイスとしての飛躍と脱皮、FPGAの将来像を注目すべきトピックとして講演を充実させています。これに加え、聴講者特典としてイブニングパネルセッションの開催や、ユーザ・プレゼンテーション(聴講無料)、各種IPの発表機会を提供するIPフリーマーケット(聴講無料)も開催いたします。皆様のご参加をお待ちしています。
第12回 FPGA/PLD Design Conference 実行委員長  弘中哲夫[広島市立大学]


場  所 アネックスホール F203号室、F205号室
聴 講 料 セッション1〜10 有料
1セッション受講券(1回券) 5,250円(消費税込み)
5セッション受講券(回数券)15,750円(消費税込み)
※セッションごとにテキストを配布します。
※聴講者特典セッション有り。
定  員 100名 / セッション


1月27日(木) 12:50-14:20
F203号室
セッション1【入門編】 見どころ
HDLとディジタル回路設計 転ばぬ先の基礎
ミカミ コンサルティング 三上 廉司 氏
HDL回路設計は周知の常識だが、言語と実回路との間には、少なからぬギャップが存在する。記述しても合成不能な回路、合成できても動作しない回路、HDLで記述できない実回路、覚えても無駄な文法や構文。無理と無駄を追放して、スマートにHDLと回路設計の要点を再構築してみよう。

1月27日(木) 12:50-14:20
F205号室
セッション2【解決編】 見どころ
Cベース設計の実態
設計コンサルタント 鮫島 正裕 氏
C言語によるハードウェア設計環境は、必ずしも夢のような環境ではありません。デザインの特徴により、Cベース設計ツールの向き・不向きがあります。大切なことは言語に関わらず抽象度を上げること、検証とリンクできること、Cベース設計に向いているアプリケーションやアルゴリズムを見極めること、どのような「人」がCアルゴリズムを記述するのか、どのような組織で取り組めば良いかを考慮することです。設計コンサルタントの業務を通して学ぶことができた、さまざまなCベース設計の経験をもとに、今だから言えるCベース設計の実態についてお話します。

1月27日(木) 15:20-16:50
F203号室
セッション3【入門編】 見どころ
FPGA回路設計擬似体験
東海大学 電子情報学部 コミュニケーション工学科 教授 博士(工学) 清水 尚彦 氏
大規模なFPGA回路設計に取り組むには、問題分析、設計を行った後に HDLのコーディングに進み、小さなモジュール単位で個別テストを行いながら全体の検証へと進む手順が欠かせない。FPGA設計を始めたばかりの技術者のレベルアップのために分析から実機動作までの開発設計フローの擬似体験を提供し、設計のヒントを解説します。事例として、ソフトコアCPUを用いた回路開発を取り上げ、インタフェースの具体例も解説します。

1月27日(木) 15:20-16:50
F205号室
セッション4【将来編】 見どころ
遂に登場!動的再構成可能なアナログデバイス
オムロン(株) エレクトロニクスコンポーネンツビジネスカンパニー セミコンダクタ統括事業部 主事 木村 桂吾 氏
アナログ分野のFPGA相当品であるフィールド・プログラマブル・アナログ・アレイ(FPAA)に、ダイナミック書換え可能なデバイスが登場した。 シミュレーションで動作確認後、FPAAに書き込めば即動作を開始するため、設計期間の大幅短縮、複数製品のハード共通化、アナログ機能のフィールド更新などを実現できる。このダイナミック書換え可能なFPAAを取り上げ、その実力、使い勝手、ならびに可能性について解説します。




1月28日(金) 10:00-11:30
F203号室
セッション5【解決編】 見どころ
デザインヒント 〜間違いのないFPGA設計の進め方〜
三菱電機エンジニアリング(株) 鎌倉事業所 電子技術センター 電子応用課 課長 立崎 賢治 氏
プロセス技術の進歩に伴い、集積度の向上や動作スピードの高速化などFPGA設計の設計品質向上が求められており、ASIC設計と同様な設計プロセスが必要になってきた。本講座は、FPGAの設計プロセス・フローを再度定義し、設計上の留意事項、設計レビューのポイントなどFPGAの短納期設計だからこそ正しい設計のやり方を理解して、失敗のない設計の進め方を紹介します。

1月28日(金) 10:00-11:30
F205号室
セッション6【解決編】 見どころ
基板設計におけるノイズ対策事例
(株)トッパンNECサーキットソリューションズ
設計技術部 係長(電気特性シミュレーショングループ) 金子 俊之氏
複数の電源ラインが混在する基板設計で、動作が不安定になった。原因は”電源ラインのトラブル!!”混在する、電源ラインの引き回しで電源ラインが不安定になった!、低電圧化に伴い大電流が流れるようになった!など、電源ラインの基板設計に苦労していませんか?ここでは、基板設計段階で陥り易い間違いについてノイズの発生原因とその対策を事例を使って紹介します。

1月28日(金) 12:50-14:20
F203号室
セッション7【解決編】 見どころ
FPGAを用いた、短TAT、低コストを実現する設計手法とその応用
シャープ(株) デジタル家電開発本部 次世代商品開発センター 主事 尾松 智裕 氏
近年、民生機器でFPGAを採用することが多くなっているが、それは開発サイクルが短くなり、ASIC開発コストとのバランスが変化してきている証拠である。本セッションではFPGAで効率よく開発するための手法を紹介します。 (1)開発期間短縮とコストダウン (2)FPGAで暗号化回路を入れる課題 (3)デバッグの効率化を狙ったFPGAの使用など、いくつかの事例を交えて設計手法を解説します。

1月28日(金) 12:50-14:20
F205号室
セッション8【解決編】 見どころ
高速信号伝送でのトラブル事例とその解決法
(株)マクニカ 技術開発センター センター長 碓井 有三 氏
高速信号波形の伝送時に遭遇しやすい例として、(1)駆動能力の高いドライバの使用が高速化につながる、(2)終端抵抗は必ずレシーバの直前に入れなければならないといった間違いなどのトラブル事例を題材とし、なぜそのように間違うのか、なぜそのようなトラブルが発生するのか、個々の原因と発生原理について解説し、解決手段を提供する。併せて、線路損失の伝送波形への影響や差動伝送のクロストークについて詳述します。

1月28日(金) 15:20-16:50
F203号室
セッション9【解決編】
動き始めた量産FPGA 〜デジタル家電、カーナビ採用事例〜
松下電器産業(株) システムAVビジネスユニット 購買チーム 中司 昭仁 氏
(株)エイチ・シー・エックス 第二開発部 主任技師 栗原 孝男 氏
すでに製品開発段階でFPGA/PLDを使用するのは定石となったが、量産製品にも採用するケースが急増している。そこで日本のお家芸であるデジタル家電製品とカーナビゲーションにスポットをあて、FPGA/PLDでどのような特徴が出せるのかをユーザーの立場から紹介する。(1)アルテラ社Cyclone採用事例:カメラ一体型VTR (2)ザイリンクス社Spartan採用検討事例:カーナビゲーションシステム

1月28日(金) 15:20-16:50
F205号室
セッション10【将来編】
FPGAによる数値計算の高速化
独立行政法人 理化学研究所 戎崎計算宇宙物理研究室 協力技術員 濱田 剛 氏
数十行程度のアルゴリズム記述から、任意精度浮動小数点演算回路、制御回路、C言語インタフェース等を自動生成するソフトウェアPGPG2.0を開発し、公開を検討している。講演では、 PGPGのプログラミングフローを説明し、行列計算、多体問題計算用アルゴリズム、流体計算用アルゴリズム等が市販のFPGAを用いたハードウェア上で数〜数百ギガフロップス程度で動作する様子をお見せします。



【入門編】
セッション1、3…入門編とは、FPGA/PLDをこれからお使いになる、また、使い始めたばかりというFPGA/PLD初級の方を対象に、設計の基礎や、ぜひ知っておいて欲しいことを具体的にわかりやすく解説するセッションです。

【解決編】
セッション2、5、6、7、8、9…解決編とは、FPGA/PLDをすでにお使いの初級〜中級、さらには上級の幅広い方々を対象に、設計やデバッグのみならず、その他FPGA/PLDにかかわるさまざまなシーンで起こる悩み事を解決するための、具体的なヒントをご提供するセッションです。

【将来編】
セッション4、10…将来編とは、今後FPGA/PLD技術領域はどうなっていくのか、設計技術はどう進むのかを、各界著名な方々をお招きして、先進技術を中心に将来動向をご紹介するセッションです。




聴講者特典!!
日時:1月27日(木)17:30〜19:30 【本音で語るパネルセッション】
場所:アネックスホール F204号室
FPGAの進む道とユーザの想いのギャップは何か?(仮)
昨年に引き続きコンファレンスの初日、設計者・デバイスベンダー・出版社の方々の参加を頂きFPGAの今後の姿を考える120分。真冬の横浜Nightが熱く燃えます。

聴講参加条件:FPGA/PLD Design Conference 有料セッション聴講者

※席数に限りがあります!奮ってご参加を!

EDSFair2005トップページへ戻る

日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております