Electronic Design and Solution Fair 2005
       
  FPGA/PLD Design Conference ユーザ・プレゼンテーション


ユーザ・プレゼンテーション

日  時 1月27日(木)12:50〜16:50 / 1月28日(金)10:00〜14:20
場  所 アネックホール F206号室
聴  講 無料

ユーザ・プレゼンテーションは、FPGA/PLDに関係する設計事例や応用事例、 およびFPGA/PLD に関する最新の研究や萌芽的アイデアについての意見交換や議論の場として開催されました。
   
 
優秀プレゼンテーション受賞者決定!!

【優秀論文賞】
FPGAを用いたメモリスロット装着型ネットワークインタフェースの設計
優秀論文賞 1.慶應義塾大学、2.東京農工大学、3.(株)東芝 研究開発センター
北村 聡 氏1、伊豆 直之 氏1、伊沢 徹 氏1、宮代 具隆 氏1、 宮部 保雄 氏1、渡邊 幸之介 氏1、大塚 智宏 氏1、天野 英晴 氏1、 濱田 芳博 氏2、中條 拓伯 氏2、田邊 昇 氏3

【審査員特別賞】
5GHz帯324Mbps高速無線LAN端末開発におけるFPGA・実装設計(2) 〜超高速MAC層処理FPGAの設計〜
審査員特別賞
審査員特別賞
審査員特別賞
1.東北大学電気通信研究所 2.三菱電機(株) 3.ネットクリアシステム(株) 4.宮城県産業技術センター 5.三菱電機マイコン機器ソフトウエア(株)
中瀬 博之 氏1、亀田 卓 氏1、小熊 博 氏 1・4、礒田 陽次 氏1、 坪内 和夫 氏1、松本 仁 氏2、藤村 明憲 氏2、山中 康弘 氏2、 藤田 康彦 氏5、中野 孝 氏5、丸山 修孝 氏3、田切 宏和 氏3、佐藤 健治 氏3
 
   
   
セッションA 1月27日(木) 12:50〜14:20 解析システム、通信関連
12:50〜13:20 リアルタイム画像計測のための多数粒子情報の並列抽出アーキテクチャの設計と実装
東京大学 情報理工学系研究科
渡辺 義浩 氏、小室 孝 氏、鏡 慎吾 氏、石川 正俊 氏
13:20〜13:50 遺伝子相同性解析アルゴリズムのFPGA実装と評価
会津大学大学院 コンピュータシステム学研究科
井上 総 氏、北道 淳司 氏、黒田 研一 氏
13:50〜14:20 FPGAを用いたメモリスロット装着型ネットワークインタフェースの設計
1.慶應義塾大学、2.東京農工大学、3.(株)東芝 研究開発センター
北村 聡 氏1、伊豆 直之 氏1、伊沢 徹 氏1、宮代 具隆 氏1、 宮部 保雄 氏1、渡邊 幸之介 氏1、大塚 智宏 氏1、天野 英晴 氏1、 濱田 芳博 氏2、中條 拓伯 氏2、田邊 昇 氏3

セッションB 1月27日(木) 15:20〜16:50 通信関連
15:20〜15:50 bDais:DIMMnet-1/InfiniBand間ルータ
1.東京農工大学工学部 2.慶應義塾大学理工学部 3.東京エレクトロンデバイス 設計開発センタ  4.(株)東芝 5.東京農工大学工学部情報コミュニケーション工学科
濱田 芳博 氏1、小田島 大介 氏3、西 宏章 氏2、荒木 健志 氏1、田邊 昇 氏4、 天野 英晴 氏2、中條 拓伯 氏5
15:50〜16:20 「5GHz帯324Mbps高速無線LAN端末開発におけるFPGA・実装設計(1)」
〜システム概要とFPGAを用いた物理層設計〜
1.東北大学電気通信研究所 2.三菱電機(株) 3.ネットクリアシステム(株) 4.宮城県産業技術センター 5.三菱電機マイコン機器ソフトウエア(株)
中瀬 博之 氏1、亀田 卓 氏1、小熊 博 氏 1・4、礒田 陽次 氏1、 坪内 和夫 氏1、松本 仁 氏2、藤村 明憲 氏2、山中 康弘 氏2、 藤田 康彦 氏5、中野 孝 氏5、丸山 修孝 氏3、田切 宏和 氏3、佐藤 健治 氏3
16:20〜16:50 「5GHz帯324Mbps高速無線LAN端末開発におけるFPGA・実装設計(2)」
〜超高速MAC層処理FPGAの設計〜
1.東北大学電気通信研究所 2.三菱電機(株) 3.ネットクリアシステム(株) 4.宮城県産業技術センター 5.三菱電機マイコン機器ソフトウエア(株)
中瀬 博之 氏1、亀田 卓 氏1、小熊 博 氏 1・4、礒田 陽次 氏1、 坪内 和夫 氏1、松本 仁 氏2、藤村 明憲 氏2、山中 康弘 氏2、 藤田 康彦 氏5、中野 孝 氏5、丸山 修孝 氏3、田切 宏和 氏3、佐藤 健治 氏3

セッションC 1月28日(金) 10:00〜11:30 設計技術関連
10:00〜10:30 リモート・ロジックアナライザIPにおける組込みメモリ利用技術
1.熊本大学工学部 2.熊本大学大学院自然科学研究科
池田 征司 氏2、永田 和生 氏2、柴村 英智 氏1、久我 守弘 氏1、末吉 敏則 氏1
10:30〜11:00 標準協調エミュレーションモデリングインターフェースSCE-MIのFPGAボードへの実装試行
1.東海大学1  2.(株)アプリスター
大山 将城 氏1、名野 響 氏1、近藤 信行 氏1、 清水 尚彦 氏1、星野 民夫 氏2
11:00〜11:30 RLDの動的再構成機能を利用した消費エネルギー削減手法
熊本大学大学院自然科学研究科数理科学 情報システム専攻
今井 茂毅 氏、飯田 全広 氏、末吉 敏則 氏

セッションD 1月28日(金) 12:50〜14:20 プロセッサ関連、その他
12:50〜13:20 可変長圧縮命令アーキテクチャの評価とRISCプロセッサへの実装
1.東海大学大学院工学研究科、2.東海大学電子情報学部コミュニケーション工学科
飯田 佳洋 氏1、清水 尚彦 氏2
13:20〜13:50 グラフィック表示に対応した教育用ボードの試作
1.広島市立大学大学院 情報科学研究科 情報工学専攻 2.広島市立大学 情報科学部 情報工学科
鈴木 圭介 氏1、城本 正尋 氏1、今岡 俊幸 氏2、 川端 英之 氏2、弘中 哲夫 氏2
13:50〜14:20 T-Engineを用いたISO 18000-4 タグリーダライタのプロトタイプ設計
1.YRP ユビキタスネットワーキング研究所 2.東京大学大学院情報学環 3.東京大学情報基盤センター
小林 真輔 氏1・2、早川 幹 氏1、越塚 登 氏1・3、坂村 健 氏1・2
EDSFair2005トップページへ戻る

日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております