Electronic Design and Solution Fair 2005
 
出展者セミナー検索
セミナー検索条件を選択して下さい。
 
■日付から選択 全ての日時を選択 1月27日(木) 1月28日(金)
■時間帯から選択
■出展取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
　
■出展者名から検索
※Ctrlボタンで
複数選択が可能です

  セミナー検索結果一覧
  検索条件>>
日付：全ての日時を選択　時間帯：全てを選択　取扱品目：全てを選択　 出展者名：全てを選択　フリーワード：
※出展社名50音順で表示します
 
アーム(株)
1月27日(木) 第3会場 (DM1)　　16:30 〜 17:15
データエンジンOptimoDE
丹羽　清司氏 （デザインアンドFAEグループ　FAEアシスタント・マネージャー）
組み込みシステムのデジタル・コンシューマへの適用に伴い、マルチメディアを対象とする信号処理アプリケーションが増加しています。この市場では、高性能かつ低消費電力という要求と、変化しやすく製品寿命が短いという状況があります。これに答えるARMの新しいテクノロジーとして、ハードウェアの構成が可能で、高速データ処理を実現するOptimoDEをご紹介し、機能的な特徴及び設計手法についてご説明致します。
1月28日(金) 第1会場 (C11)　　16:30 〜 17:15
システムレベル　バーチャル　プロトタイピングESL(ElectronicSystem Level)ツールのご紹介
Marc Bringmann氏 （英国ARM社/DevSys マーケティング・プロダクト　マネージャー）
システム全体、ソフトウエアの設計・検証を加速するRealView ESLツールとしてMaxSim、MaxLib、MaxCoreの概略をご紹介します。

アクテルジャパン(株)
1月28日(金) 第1会場 (C11)　　14:30 〜 15:15
最新のフラッシュFPGAで実現する次世代設計
宇喜多 謙二氏 （FAEマネージャー）
フラッシュ・テクノロジーをベースにしたアクテルのFPGAは、不揮発性・単一チップのソルーションであり、トータル・システム・コストの削減、低消費電力、電源投入後の即時動作、ソフトエラー耐性、デザインの高機密性など、従来のFPGAにはない多くの利点が高く評価されています。
本セッションでは、従来のFPGAの常識を変える最新フラッシュFPGAの詳細と、その特徴を活かした応用例について解説します。

アンソフト・ジャパン(株)
1月28日(金) 第1会場 (C11)　　13:30 〜 14:15
10GBps高速シリアル伝送システムのシミュレーション
渡辺 亨氏 （マーケッティングマネージャー　SIプロダクトグループ）
ギガビットクラスの高速伝送システムでは、ビア等の不連続部においても差動インピーダンスの整合が求められ、また、デジタル信号の高調波成分の減衰の問題が無視できなくなる。こうした背景から、プロトタイプ作成前にシミュレーションによる伝送線路システムの評価を行う必要性が高まってきている。アンソフト社とザイリンクス社は、10Gpsの高速シリアル伝送システムのシミュレーションを容易に行うことができるデザインキットを開発した。このセッションでは、デザインキットによって実現した、10GBps送信チャンネルのシミュレーション例について実測との比較を交えて紹介する。

(株)礎デザインオートメーション
1月27日(木) 第3会場 (DM1)　　11:30 〜 12:15
平成16年度東京都創造的技術開発助成事業におけるCアルゴリズム最適化支援ツールのご紹介と今後について
嶋崎 等氏 （代表取締役）
平成16年度東京都創造的技術開発助成金交付の採択テーマとなった「Cアルゴリズム最適化支援ツール」の機能について紹介する。このツールは、Cのアルゴリズム記述を動作合成ツール等で処理し易くし、合成品質を大幅に改善することを目的としたもので、平成17年10月にβ版を出荷予定である。また、このツールの最終的なゴールである低電力化C記述への変換についても本セミナーでその機能や手法を紹介する。
1月27日(木) 第3会場 (DM1)　　12:30 〜 13:15
SystemC/ANSI-C対応動作合成ツールDesignPrototyperと最先端FPGAデザインボード によるC言語設計トレーニングキットのご紹介
長部 均氏 （設計コンサルタント / (有)テクノレポ）
礎デザインオートメーションは,SystemC/C言語からFPGAへの実装を体験,学習していただくためのC言語設計トレーニングキットを開発しました。本トレーニングキットにより,FPGAデザインボード上に実装するサンプルデザインを題材にアルゴリズムレベルの機能検証,実装用記述の作成,検証から動作合成後のRTLの検証,FPGAでの動作確認までの一連の設計フローを習得できます。本セミナーでは,その概要をデモンストレーションをまじえてご紹介いたします。
1月28日(金) 第6会場 (DM4)　　10:30 〜 11:15
平成16年度東京都創造的技術開発助成事業におけるCアルゴリズム最適化支援ツールのご紹介と今後について
嶋崎 等 氏 （代表取締役）
平成16年度東京都創造的技術開発助成金交付の採択テーマとなった「Cアルゴリズム最適化支援ツール」の機能について紹介する。このツールは、Cのアルゴリズム記述を動作合成ツール等で処理し易くし、合成品質を大幅に改善することを目的としたもので、平成17年10月にβ版を出荷予定である。また、このツールの最終的なゴールである低電力化C記述への変換についても本セミナーでその機能や手法を紹介する。
1月28日(金) 第6会場 (DM4)　　11:30 〜 12:15
SystemC/ANSI-C対応 動作合成ツールDesignPrototyperと最先端FPGAデザインボード によるC言語設計トレーニングキットのご紹介
長部 均氏 （設計コンサルタント / (有)テクノレポ）
礎デザインオートメーションは,SystemC/C言語からFPGAへの実装を体験,学習していただくためのC言語設計トレーニングキットを開発しました。本トレーニングキットにより,FPGAデザインボード上に実装するサンプルデザインを題材にアルゴリズムレベルの機能検証,実装用記述の作成,検証から動作合成後のRTLの検証,FPGAでの動作確認までの一連の設計フローを習得できます。本セミナーでは,その概要をデモンストレーションをまじえてご紹介いたします。

伊藤忠テクノサイエンス(株)
1月27日(木) 第2会場 (CM3)　　12:30 〜 13:15
半導体業界におけるMatrixOne/Synchronicity Divisionの次世代PLMソリューション
川内 裕氏 （製造システム本部 PLM技術部 プロフェショナルサービス第2グループ グループリーダー）
エレクトロニクス、自動車等製造業向けPLM(製品ライフサイクル管理)ソリューションのリーディングカンパニーであるMatrixOne社/Synchronicity Divisionが提唱する半導体向け次世代PLMソリューションをご紹介。グローバルな開発体制をもつ設計チームがリアルタイムで開発パートナー、顧客、およびサプライヤーと協働し、設計と開発コストの削減、設計ノウハウの活用、品質の向上、市場投入時間の短縮を実現致します。
1月27日(木) 第2会場 (CM3)　　15:30 〜 16:15
Silicon Dimensions社の物理設計プランニングツール「Chip2Nite」
沢口 征雄氏 （製造システム本部 インダストリアル・エンジニアリング営業部）
製品名は「Chip2Nite」、LSI論理設計のフェーズで物理設計の実現可能性の解析とプランニングを行う。論理合成後のネットリストの解析と品質改善、ブロックのフロアプラン、スタンダードセルの配置、仮想配線とタイミング解析、最適化までが出来る。特に「Chip2Nite」は真の意味でのワイヤ長最小化の配置アルゴリズムを採用したため、配線遅延が支配する130nm以降のテクノロジにおいて効果を発揮する。
1月28日(金) 第2会場 (CM3)　　15:30 〜 16:15
MacrovisionのFLEXnet Manager
周 建強 氏 （ソフトウェアDRM事業部 技術サポート/
マクロヴィジョン ジャパン アン アジア(株)）
MacrovisionのFLEXnet Managerは、FLEXlm(*1)でライセンス管理されたEDAツールをはじめとする設計製造用アプリケーションの、ライセンス使用状況を集中的に監視・管理し、ユーザーや期間、ツールのフィーチャーなどに応じた詳細な使用レポートを作成します。より高い生産効率のライセンス数を実現することにより、TCOの最適化を支援します。 (*1) FLEXlmは、2004年よりFLEXnet Publisher Licensingに 製品名変更。

イノテック(株)
1月27日(木) 第8会場 (E204)　　12:30 〜 13:15
1. Web Collaboration for LSI Design
2. LSI Testing Trend / Design for test
DR. Kuochun Lee 氏 大塚 信行氏 （(CEO / Oridus Inc.)
(ソリューションビジネス統括部　グループリーダー)）
1月27日(木) 第7会場 (DM6)　　13:30 〜 14:15
モバイルアプリケーション向け新インターネットIP "Sonics MX"
鈴木 一可氏 （日本オフィス　エンジニアリングマネージャ / ソニックス）
1月27日(木) 第8会場 (E204)　　14:30 〜 15:15
ChipVision ORINOCO
-Form Algorithm to Low - Power
Stanley J. Krolikoski氏 （Chief Executive Officer / Chip Vision Design Systems）
1月27日(木) 第8会場 (E204)　　15:30 〜 16:15
New Automated Solution for DFM Rules Implementation
Jim Jordan氏 （Marketing & Business Development ・VP / Bindkey Technologies, Inc.）


 
<<前の15件　■　1 2 3 4 5 6 7 8 9 　■　次の15件>>

　
EDSFair2005トップページへ戻る ▲このページのトップへ戻る


日本エレクトロニクスショー協会
phone : 03-5402-7601　FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております