Electronic Design and Solution Fair 2005
 
出展者セミナー検索
セミナー検索条件を選択して下さい。
 
■日付から選択 全ての日時を選択 1月27日(木) 1月28日(金)
■時間帯から選択
■出展取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで
複数選択が可能です

  セミナー検索結果一覧
  検索条件>>
日付:全ての日時を選択 時間帯:全てを選択 取扱品目:全てを選択  出展者名:全てを選択 フリーワード:
※出展社名50音順で表示します
 
イノテック(株)
1月28日(金) 第8会場 (E204)  11:30 〜 12:15
New Automated Solution for DFM Rules Implementation
Jim Jordan氏 (Marketing & Business Development ・VP / Bindkey Technologies, Inc.)
1月28日(金) 第9会場 (E206)  11:30 〜 12:15
1. Web Collaboration for LSI Design
2.  LSI Testing Trend / Design for test

DR. Kuochun Lee 氏 大塚 信行氏 ((CEO / Oridus Inc.)
(ソリューションビジネス統括部 グループリーダー))
1月28日(金) 第8会場 (E204)  12:30 〜 13:15
モバイルアプリケーション向け新インターネットIP "Sonics MX"
鈴木 一可氏 (日本オフィス エンジニアリングマネージャ / ソニックス)
1月28日(金) 第8会場 (E204)  14:30 〜 15:15
ChipVision ORINOCO
-Form Algorithm to Low - Power

Stanley J. Krolikoski氏 (Chief Executive Officer / Chip Vision Design Systems)

(株)エスケーエレクトロニクス
1月27日(木) 第6会場 (DM4)  11:30 〜 12:15
100MHz動作を保証した、国内最速レベル検証プラットホーム
Accverinos(アキュベリノス)のアーキテクチャーとユーザー事例のご紹介

辻 智之氏 (検証システム事業部 横浜R&Dセンター センター長)
1月28日(金) 第6会場 (DM4)  12:30 〜 13:15
Xilinx Rocket I/O(R)を用いた高速転送技術(仮題)
Accverinos(アキュベリノス) ユーザー事例及び社内開発事例のご紹介

夏谷 実 氏 (検証システム事業部 京都R&Dセンター 技師)

(株)エッチ・ディー・ラボ
1月28日(金) 第10会場 (F202)  15:30 〜 16:15
動作合成とSystemCで構築するLSI設計の未来像
長谷川 裕恭氏 (代表取締役)
画像、オーディオ等の信号処理設計は、大規模で多大な労力を要します。動作合成を用いた設計では、コーディング量を1/3〜1/6に抑え、開発費を1/2に削減できます。コーディング量が1/3になれば、単に記述設計する時間の短縮だけではなく、バグ発生も抑制でき、高速シミュレーションも可能になり、検証コスト削減になります。アルゴリズムソースに近い形のコードは、設計終盤でのアルゴリズム変更を可能にし、競争力の高い製品開発ができます。HdLabは、SystemCでのシステム開発からLSI作成までの開発フローを提案します。

NTTアドバンステクノロジ(株)
1月27日(木) 第1会場 (C11)  13:30 〜 14:15
業界標準の回路シミュレータ "HSPICE"の概要
田辺 寛通氏 ((先端技術事業本部 CADシステム事業ユニット 主任)
高橋 和廣 氏)
"HSPICE"は20年ものあいだ使用されている業界標準の回路シミュレータです。本セミナーではこれから回路シミュレータのご使用を計画中の方や、すでに回路シミュレータをご使用の方に"HSPICE"の特長・機能をご紹介いたします。また、"HSPICE"は継続的なバージョンアップによって様々な機能を追加してまいりました。今回は最新機能概要についてもご紹介いたします。
1月27日(木) 第1会場 (C11)  14:30 〜 15:15
次世代RFIC設計ツールAnalog Officeの最新機能
田所 紀彦氏 (先端技術事業本部 CADシステム事業ユニット)
Analog Officeは、統合設計環境と統一データベースを持った次世代のアナログ回路・RFIC設計ツールです。システムからレイアウトまでの全設計を効率化し、格段に開発スピードを向上させます。セミナーでは、最新版Analog Office 2004を紹介すると共に、優れたGUIと統一データベースを使用したデモをお見せ致します。
1月28日(金) 第4会場 (DM2)  13:30 〜 14:15
HDLアクセラレータiPROVEを用いたJPEG2000開発事例
妹尾 康男氏 ((先端技術事業本部 CADシステム事業ユニット 担当課長)
高橋 徹 氏(第一技術部 システム・エンジニア/(株)アイ・シー)
HDLソースレベルでのデバッグ機能を持ち、HDLからC/C++、SystemC言語までのHW/SWの協調シミュレーション環境を低コストで容易に構築することができるインテリジェント・プロトタイピング・アクセラレータ「iPROVE」の紹介と「iPROVE」を用いたJPEG2000のASIC開発事例をご紹介します。
1月28日(金) 第5会場 (DM3)  14:30 〜 15:15
次世代RFIC設計ツールAnalog Officeの最新機能
田所 紀彦氏 (先端技術事業本部 CADシステム事業ユニット)
Analog Officeは、統合設計環境と統一データベースを持った次世代のアナログ回路・RFIC設計ツールです。システムからレイアウトまでの全設計を効率化し、格段に開発スピードを向上させます。セミナーでは、最新版Analog Office 2004を紹介すると共に、優れたGUIと統一データベースを使用したデモをお見せ致します。

(株)沖ネットワークエルエスアイ
1月28日(金) 第6会場 (DM4)  13:30 〜 14:15
アサーション検証手法の適用事例と成功のポイント
斎藤 早苗氏 (デザイン ソリューション本部)
機能検証の効率化、高品質化の要求が高まる中、アサーション検証手法が注目を浴びています。本セッションでは、検証専用言語および、アサーションベース検証手法を紹介するとともに、これら最新の検証手法を有効に適用するためのポイントを解説します。また、弊社における適用事例、実績を交えながら機能検証をアウトソーシングする検証戦略について提案します。

ガイオ・テクノロジー(株)
1月27日(木) 第2会場 (CM3)  13:30 〜 14:15
システムシミュレータによる「システムレベル検証」とSoCの組み込みソフト・IP構成の早期検証手法
岡田 利一氏 (営業部 プロダクトマーケティング マネージャ)
マイコンシミュレータ(ISS)をコアとした、SoC組み込みシステムの検証環境についてのセミナーです。「システムレベル設計」によるSoC・組み込みシステムを、「システムシミュレータ」で検証する手法・ガイオ取り組みについて紹介します。また、また、「システムシミュレータ」を用いた、組み込み製品の「ソフト品質向上」の鍵となるシステムの自動テスト手法について紹介致します。

(株)キー・ブリッジ
1月27日(木) 第4会場 (DM2)  14:30 〜 15:15
AMBA/OCP用プロパティを備えたプッシュボタン型フォーマルプロパティ検証
ルノー ミエル氏 (シニアアプリケーション・エンジニア/日本トランスEDA(株))
AMBA/OCP用プロトコルプロパティをあらかじめ装備したフォーマル・プロパティ・チェッカを使い、標準プロトコル設計のフォーマル検証がいとも簡単に行われ、自動レポート生成、問題箇所が波形により容易にデバッグされる様子を事例を用い示す。
1月28日(金) 第6会場 (DM4)  14:30 〜 15:15
Synfora社PICO TechnologyによるC言語設計
- Application Engine Synthesis -

Simon Napper 氏 (CEO / Synfora Inc.)
Synfora社PICO Technologyは、ハードウエア技術(Configurable IP)とソフトウエア技術(Exploration and configuration tools)を統合したものでC言語で記述されたアルゴリズムの短期間での実装を可能とする。


 
<<前の15件  ■ 1 2 3 4 5 6 7 8 9  ■ 次の15件>>


 
EDSFair2005トップページへ戻る ▲このページのトップへ戻る



日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております