Electronic Design and Solution Fair 2005
 
出展者セミナー検索
セミナー検索条件を選択して下さい。
 
■日付から選択 全ての日時を選択 1月27日(木) 1月28日(金)
■時間帯から選択
■出展取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで
複数選択が可能です

  セミナー検索結果一覧
  検索条件>>
日付:全ての日時を選択 時間帯:全てを選択 取扱品目:全てを選択  出展者名:全てを選択 フリーワード:
※出展社名50音順で表示します
 
キャッツ(株)
1月27日(木) 第8会場 (E204)  11:30 〜 12:15
SystemC設計のソースコードデバッグによる開発効率改善
〜「XModelink SystemC Debugger」の紹介〜

塚田 雄一 氏 (ソフトウェア事業部 主任)
システムLSIの大規模及び複雑化により、SystemCによる設計が注目されています。
しかし、SystemCは言語構文が複雑でバグの原因究明が困難。また、波形観測により解決する事も可能であるが、デバッグ効率が著しく低下してしまうのが現状。
この問題を解決する為の、ソースコードデバッグを効率良く行える「XModelink SystemC Debugger」と有効な方法をご紹介します。

コーウェア(株)
1月27日(木) 第5会場 (DM3)  14:30 〜 15:15
SPW5-XP:アルゴリズム設計者の強力な味方

ルーウィ ヴァレニャ氏 (フィールドアプリケーション&マーケティング グループ/フィールド・アプリケーション・エンジニア)
最適なアルゴリズムを設計するためには様々なシナリオやパラメータを試す必要があります。多数のパラメータをカバーするには高速なシミュレーションが欠かせません。SPW5-XPはWindowsで動作するC/C++ベースのデジタル信号処理に特化した開発環境です。コンパイラ方式になっているため、シミュレーションを高速実行し、短時間で結果を確認できます。本セッションではSPW5-XPの機能と拡張性を紹介します。
1月28日(金) 第10会場 (F202)  14:30 〜 15:15
SoCの設計期間を大幅に短縮可能な先進のSystemCベース設計環境の紹介
川原 常盛氏 (フィールドアプリケーション&マーケティング グループ/シニアマネージャ)
SoCを効率良く設計するためには、アーキテクチャの最適化やソフトウェアの早期開発が不可欠です。コーウェアのConvergenSCはGUIベースのシステム設計環境、業界最速のシミュレーションエンジン、豊富な解析機能、ソフトウェア開発者向けパッケージなど、設計期間を短縮するために不可欠な先進の機能を提供しています。本セッションでは事例を交えながら、ConvergenSCの特長的な機能を紹介いたします。

サミット・デザイン・ジャパン(株)
1月27日(木) 第1会場 (C11)  15:30 〜 16:15
SystemC開発効率を飛躍的に向上させるオブジェクトベース設計手法
平川 聡氏 (マーケティング部)
フリーのシミュレータやソフトウェアデバッガだけではSystemCの統合された開発環境を構築することは非常に難しいのが現状です。サミットデザインでは、従来より実績の高いグラフィカルエントリに加え、SystemCとしてのデザイン構造を表示するオブジェクトベースのブラウザ、ソースレベルデバッガ、トランザクション解析機能などを新たに開発しました。本セッションでは、これらを用いた効率的なSystemC開発手法をご紹介いたします。
1月28日(金) 第8会場 (E204)  13:30 〜 14:15
SystemC開発効率を飛躍的に向上させるオブジェクトベース設計手法
平川 聡氏 (マーケティング部)
フリーのシミュレータやソフトウェアデバッガだけではSystemCの統合された開発環境を構築することは非常に難しいのが現状です。サミットデザインでは、従来より実績の高いグラフィカルエントリに加え、SystemCとしてのデザイン構造を表示するオブジェクトベースのブラウザ、ソースレベルデバッガ、トランザクション解析機能などを新たに開発しました。本セッションでは、これらを用いた効率的なSystemC開発手法をご紹介いたします。

サン・マイクロシステムズ株式会社
1月27日(木) 第6会場 (DM4)  12:30 〜 13:15
SunのEDA向け最新プラットフォームのご紹介SPARC/AMD Opteron/Solaris10
的場 謙一郎氏 (プロダクト・マーケティング本部 専任部長)

(株)ジーダット
1月27日(木) 第6会場 (DM4)  13:30 〜 14:15
超高速フォトマスクデータブラウザ:HOTSCOPE
井上 賢氏 (EDA営業技術部)
微細化に対応するためのOPCパターン/ダミーパターンなどにより、最近のGDSデータ/マスクデータは巨大化しています。HOTSCOPEはこうしたデータを直接・高速にオープンし、表示倍率にかかわらず高品質で表示します。本セッションでは、HOTSCOPEの最新バージョンの特長・新機能についてご紹介します。
1月28日(金) 第2会場 (CM3)  12:30 〜 13:15
イールドエンハンスメントシステム:E-Z-Yield
Arklin Kee氏 (Vice President, Business Development / E-Z-CAD, Inc.)
E-Z-Yieldは、イールドロスの原因となるレイアウトデータの問題点を解析、指摘します。さらに、イールドを向上させるために積極的にレイアウトパターンを変更します。イールド解析に基づいた修正をするので、必要かつ最適なイールド向上を期待できます。本セッションでは、特長、機能、効果などをご紹介します。

(株)システム・ファブリケーション・テクノロジーズ
1月28日(金) 第3会場 (DM1)  16:30 〜 17:15
AD混在回路シミュレータADiTによる超高速大規模回路解析
河合 孝氏 (EDA技術部)
AD混在大規模回路では、単一エンジンでの回路シミュレーションが理想といわれていますが、現実なかなか困難です。先端ADiT(エーディット)は、フルチップ、SoCミックスド・シグナル回路おいて、SPICE/HDLネットリストを混在させ、それを単一エンジンで処理するという革新的な構造を有しております。本セミナーではADiTの画期的な解析テクノロジーを紹介します。

ジャスパー・デザイン・オートメーション・インク
1月27日(木) 第4会場 (DM2)  13:30 〜 14:15
“Provably Correct Design Methodology”-JasperGoldによる100%フォーマル検証の実現
Harry Foster氏 (Chief Methodologist)
Jasper Design Automationの提唱する“Provably Correct Design Methodology”は、設計仕様から直接得られた高位レベルのプロパティに対して、ブロックレベルで設計仕様の100%検証を可能にします。当セミナーでは、この手法をサポートする能力とスタティックなデバッグ機能を持つ業界唯一のフォーマルソリューションであるJasperGoldについてご紹介します。
1月28日(金) 第4会場 (DM2)  14:30 〜 15:15
アサーションベース検証技術
Harry Foster氏 (Chief Methodologist)
当セミナーでは、OVL(OpenVerificationLibrary)の開発者であり、IEEE-1850 PSL委員会のchairmanでもあるJasper Design AutomationのHarry Fosterにより、PSLおよびSystemVerilogを用いた、アサーションベース検証(ABV)ソリューションについて最新情報をご紹介します。また、JasperのABVへのアプローチが、そのユニークなフォーマル技術およびデバッグ手法を通じ、いかに検証時間の短縮を実現させるかについてご説明します。

Silicon Integration Initiative(Si2)
1月27日(木) 第5会場 (DM3)  10:30 〜 11:15
OpenAccess: Design Flow Adoption and EDA Tool Development Experiences
Sumit DasGupta氏 (Vice President of Technology)
The OpenAccess API and reference implementation is rapidly being adopted in major semiconductor manufacturers' design flows and has become an important platform for EDA tool developers. This session will provide examples and experiences.
1月27日(木) 第5会場 (DM3)  11:30 〜 12:15
Emerging Initiatives for EDA Challenges

Steve Schulz氏 (President and CEO)
There are emerging customer-led initiatives which will address critical challenges in the semiconductor and EDA industries. Si2 members are taking the lead in identifying and developing solutions through new collaborative efforts. This session will provide details.

(株)シルバコ・ジャパン
1月27日(木) 第1会場 (C11)  12:30 〜 13:15
一新されたシルバコレイアウトツール群の紹介
桑垣 武司氏 (CADシニア・アプリケーション・エンジニア)
従来、Expertレイアウトエディタは、WindowsベースのLSIレイアウトエディタとして広く利用されてきた。この度、開発環境の変更により、従来どおりのWindowsに加え、RedHat LINUX、Sun Solarisでの利用も可能になった。また、ネットリストドリブンレイアウト機能の標準搭載や、HIPEX-RCの登場による寄生RC抽出が可能になることで、特にフルカスタムレイアウト手法での利用環境が整ったといえる。セミナーでは、これらの製品、機能を紹介しながら、新しい設計環境の構築を提案する。
1月27日(木) 第5会場 (DM3)  13:30 〜 14:15
SmartSpiceを用いたアナログ設計環境の改革
山本 順彦氏 (Mixed-Signalシニア・アプリケーション・エンジニア)
SmartSpiceの基本機能の紹介を中心に、以下4つのアドバンスド機能に実例を交え詳しく解説する。
・大規模な回路設計を可能にする64ビットOS向けSmartSpice 64
・アナログ・ビヘイビア言語Verilog-A
・LCDドライバ、電源、自動車、工業向けのIC用設計モデルHigh Voltage MOS
・シルバコ統合サービス・パッケージ プロセス・デザイン・キット(PDK)


 
<<前の15件  ■ 1 2 3 4 5 6 7 8 9  ■ 次の15件>>


 
EDSFair2005トップページへ戻る ▲このページのトップへ戻る



日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております