Electronic Design and Solution Fair 2005
 
出展者セミナー検索
セミナー検索条件を選択して下さい。
 
■日付から選択 全ての日時を選択 1月27日(木) 1月28日(金)
■時間帯から選択
■出展取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで
複数選択が可能です

  セミナー検索結果一覧
  検索条件>>
日付:全ての日時を選択 時間帯:全てを選択 取扱品目:全てを選択  出展者名:全てを選択 フリーワード:
※出展社名50音順で表示します
 
(株)シルバコ・ジャパン
1月27日(木) 第5会場 (DM3)  15:30 〜 16:15
高精度回路設計のためのシルバコ LPE ツール

天川 修平氏 (TCADシニア・アプリケーション・エンジニア、工学博士)
シルバコの LPE ツールを紹介し、 回路設計のアプローチと LPE の方向性を探る。
1月28日(金) 第5会場 (DM3)  13:30 〜 14:15
シルバコの新ライセンス「EDA OMNI License」を備えた統合アナログ/ミックスド・シグナル(AMS)デザイン・フロー
Dr. Ivan Pesic 氏 (社長兼CEO)
現在のAMSデザイン・フローは高価で、複数のベンダが関わっているため使用するのが難しい。また、ユーザがCADを統合しなければならず、ベンダからの継続的なサポートが必要と言われている。シルバコが今回紹介する「EDA OMNI License」は、完全かつ統合されたAMSツール・フローで、スケマティック・キャプチャ、ミックスド・シグナル・シミュレーション、レイアウトおよび物理検証が含まれている。シルバコの新たなライセンシング方式により、設計チームは、設計サイクルのどの段階でも、手頃な価格で最適な構成のツールにアクセスすることができる。
1月28日(金) 第1会場 (C11)  15:30 〜 16:15
SmartSpiceを用いたアナログ設計環境の改革
人見 九二男氏 (Mixed-Signalシニア・アプリケーション・エンジニア)
SmartSpiceの基本機能の紹介を中心に、以下4つのアドバンスド機能に実例を交え詳しく解説する。
・大規模な回路設計を可能にする64ビットOS向けSmartSpice 64
・アナログ・ビヘイビア言語Verilog-A
・LCDドライバ、電源、自動車、工業向けのIC用設計モデルHigh Voltage MOS
・シルバコ統合サービス・パッケージ プロセス・デザイン・キット(PDK)

(株)図研
1月28日(金) 第1会場 (C11)  11:30 〜 12:15
ライブDEMOで実感!SpyGlassでRTLに潜む問題点を全てチェック 〜だれもがLSI設計の匠に〜
赤田 正樹氏 (SoC事業部 SpyGlass技術サポート担当)
SpyGlassは (1)非同期解析 (2)フォーマルエンジンによるCDC解析 (3)フォルトカバレッジ見積り (4)RTLとデザイン制約の整合性など、LSI設計初期段階で重要なチェックを同一ツール上で行い、非同期解析など使用頻度の高いエラーメッセージは日本語で出力されるため、TAT短縮を簡単に実現します。本セミナーではSpyGlassが実際にどのようなチェック&デバッグをするかライブで実演、その魅力を全てお見せします。
1月28日(金) 第2会場 (CM3)  13:30 〜 14:15
PCI-Express論理層IPの紹介とその検証/評価手法
安藤 弘敬氏 (SoC事業部 デザインセンター IPシステム設計課)
高速シリアルバスとして標準となりつつあるPCI Expressに早くから取組み、論理層IPを自社開発した経験と実績から、PCI ExpressのPHYやユーザI/Fへの組込み時のポイントを披露します。PCI Expressバスの特徴を熟知した上で、組込み後の論理検証、その際に陥りやすい問題点など、またFPGA実機評価やコンプライアンステスト対策、汎用チップセットとの接続性などを、評価ボード開発時の実例を交えご説明致します。
1月28日(金) 第2会場 (CM3)  14:30 〜 15:15
マルチアルゴリズム対応C言語設計プラットフォームVUPU
杉浦 義英氏 (代表取締役/パシフィック・デザイン(株))
オーディオやビデオといったマルチメディア系の開発では、複数のアルゴリズムに対応可能なプラットフォームが求められています。各種の音や絵の圧縮伸長ごとにハードウエアをバラバラと作るのはたまりません。無線や暗号も同様です。・・・この要求にVUPUはお応えします。まずはC言語設計にレベルを揃え、アルゴリズムを確定し、C言語設計の開発プラットフォームであるVUPUにマッピングすれば、それで解決です。

(株)ソリトンシステムズ
1月27日(木) 第8会場 (E204)  13:30 〜 14:15
C言語から高品質なHW設計を実現する高位合成環境
木下 智雄氏 (LSIシステムオペレーション SOC技術推進部 課長)
ANSI-C からパイプライン合成や階層化合成などユーザ所望の高品質なRTLを合成する『eXCite Professional』と、クロック・並列・Bit型など、より忠実なHW表現を実現するための拡張言語 HY-C をサポートした『eXCite Expert』の最新技術を中心に、Y Explorations 社の高位合成技術をご紹介します。
1月27日(木) 第3会場 (DM1)  15:30 〜 16:15
Active-HDL シミュレータによるシステムレベル協調検証環境
伊達 啓次郎氏 (LSIシステムオペレーション HDL Design Solution Group 主任)
高速 HDL シミュレーション・カーネルを搭載した『Active-HDL』シミュレータの持つ豊富な機能性を中心に、SystemC モデルと HDL モデルとの混在デザインの検証スタイルの有効性、また、MathWorks 社 Simulink システム・シミュレータとの Co-Sim 機能など、Aldec 社の提供するシステムレベル・デザインとの協調検証環境についてご紹介します。
1月28日(金) 第3会場 (DM1)  14:30 〜 15:15
ARM システムの HW/SW 高速協調検証プラットフォーム『Riviera-IPT with ARM』
伊達 啓次郎氏 (LSIシステムオペレーション HDL Design Solution Group 主任)
Aldec 社の HW アクセラレータ『Riviera-IPT』による ARM/AMBA システムの高速 HW/SW 検証環境をご紹介します。HW アクセラレーションボードに、ARM 開発環境 RealView Integrator ボードを接続したプラットフォームに、ARM コアモジュール及び AMBA バスモデルを含むシステムを実装し、HDL シミュレータ、ARM SW デバッガが協調動作する HW/SW 高速システム検証環境を解説します。

(株)ダイヘン
1月27日(木) 第4会場 (DM2)  12:30 〜 13:15
CAST社IP最新情報
Newton Abdalla氏 ((Vice President / CAST Inc.)
/ 井上 剛士 氏)
既存製品におけるレガシー機能のリプレースから、特殊用途へ向けた独自機能の実現、最新テクノロジーを満載したSoC開発まで、FPGA/PLDおよびASIC用途へ幅広く活用できるIPコアを80種以上もライナップする米国CAST社より、最新のIPライナップ情報をご紹介いたします。また、CAST社の日本販売代理店であるダイヘンより、ライセンス形態など様々なIP供給サービスについても併せてご紹介いたします。
1月28日(金) 第2会場 (CM3)  16:30 〜 17:15
CAST社IP最新情報
Newton Abdalla氏 (Vice President / CAST Inc.
/井上 剛士 氏)
既存製品におけるレガシー機能のリプレースから、特殊用途へ向けた独自機能の実現、最新テクノロジーを満載したSoC開発まで、FPGA/PLDおよびASIC用途へ幅広く活用できるIPコアを80種以上もライナップする米国CAST社より、最新のIPライナップ情報をご紹介いたします。また、CAST社の日本販売代理店であるダイヘンより、ライセンス形態など様々なIP供給サービスについても併せてご紹介いたします。

巧テクノロジー(株)
1月28日(金) 第4会場 (DM2)  11:30 〜 12:15
90nm以降のプロセス技術に対するDFMについて
森田 悦也 氏/ 黒沢 光伸氏 ((Takumi USA) /(Takumi KK))
プロセス技術が90nmからさらに小さな領域に移行する中、GDSIIからマスクへのフローの、特により製造に近い段階でのコストとTATが至る所で非常に大きな影響を持つようになっています。このセミナーではOPC/RETでの問題を含む今日のバックエンドDFMフローでの課題について議論した後、我々巧テクノロジーがより低いコスト、より改善された歩留り、より短いTATを如何にして達成するかを説明致します。

タナーリサーチジャパン(株)
1月27日(木) 第2会場 (CM3)  11:30 〜 12:15
Windows版アナログ・ミックスシグナルIC設計ソリューション・HiPer Siliconの製品概要及びユーザー事例紹介
Massimo A. Sivilotti, Ph.D.氏 (Chief Scientist / Tanner Research, Inc.)
HiPer SiliconはWindowsプラットフォームで動作するミックスシグナルおよびアナログIC、MEMS設計向けソリューションです。HiPer Silicon を構成するアプリケーション(回路シミュレータ・T-Spice Pro、レイアウトエディタ・L-Edit Pro、ファンダリ互換検証ツール・HiPer Verify)にて回路設計からレイアウト検証までの設計フローならびにユーザー事例を紹介します。
1月28日(金) 第3会場 (DM1)  11:30 〜 12:15
Windows版アナログ・ミックスシグナルIC設計ソリューション・HiPer Siliconの製品概要及びユーザー事例紹介
Massimo A. Sivilotti, Ph.D. 氏 (Chief Scientist / Tanner Research, Inc.)
HiPer SiliconはWindowsプラットフォームで動作するミックスシグナルおよびアナログIC、MEMS設計向けソリューションです。HiPer Silicon を構成するアプリケーション(回路シミュレータ・T-Spice Pro、レイアウトエディタ・L-Edit Pro、ファンダリ互換検証ツール・HiPer Verify)にて回路設計からレイアウト検証までの設計フローならびにユーザー事例を紹介します。

デナリソフトウエア(株)
1月27日(木) 第3会場 (DM1)  14:30 〜 15:15
シリアルATAデザイン・インタフェースの設計&検証手法
小林 亘 氏 (技術マネージャ)
『シリアルATA』を搭載したデザインにフォーカスした設計および検証手法を紹介します。シリアルATAデバイスの検証IP(シミュレーションモデル)、「規格適合性」と「相互動作」を確認するための検証方法と検証IPを利用した事例、SystemC/C++、Verilog、検証言語e/VERAを利用した統合検証フロー、さらには、アサーションベースの検証、コンプライアンスチェックなどの最新情報を紹介します。


 
<<前の15件  ■ 1 2 3 4 5 6 7 8 9  ■ 次の15件>>


 
EDSFair2005トップページへ戻る ▲このページのトップへ戻る



日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております