Electronic Design and Solution Fair 2005
       
  システム・デザイン・フォーラム
 
「システム・デザイン・フォーラム2005」

主催：社団法人電子情報技術産業協会 EDA技術専門委員会
　協賛：ASP-DAC 2006 実行委員会

ご挨拶

社団法人　電子情報技術産業協会(JEITA)EDA技術専門委員会では、委員会活動の一環として最新EDA技術の業界内への普及を促進しています。このフォーラムは2日間で行い、1日目にSystemVerilog, SystemCの各設計言語の標準化状況を含む最新動向を、2日目は、SoCの設計事例、組み込みシステム、パッケージ、ボードの統合設計についてのホットな話題を設計事例とともに著名な講師陣が紹介します。

相京 隆（EDA技術専門委員会／富士通）



1月27日（木）
12：30〜17：00
場   所 ：
パシフィコ横浜 アネックスホール F202
聴 講 料 ：
無料
定   員 ：
170名／セッション
協   賛 ：
Accellera、OSCI、コーウェア、図研、日本ケイデンス・デザイン・システムズ社、日本シノプシス、フォルテ・デザイン・システムズ、メンター・グラフィックス・ジャパン
 

セッション1（12：30〜14：10）

SystemVerilogユーザフォーラム2005

SystemVerilogは、VerilogHDL（IEEE 1364）後継の設計(実装)/検証用言語 として注目を集めており、さらなる設計効率化をもたらす言語として期待 されています。本セッションではSystemVerilogの標準化を進めている AccelleraのDennis Brophy氏,IEEE P1800よりOz Levia氏を招き、IEEE標準化 状況およびUSでの利用状況について解説します。次にJEITA SystemVerilog タスクグループのメンバーがユーザの立場でまとめたSystemVerilog 3.1aに 関する言語チュ―トリアルを行います。最後にUSにおける最新の適用実績を ベースに、SystemVerilogの言語記述説明とその効果について紹介します。

オーガナイザ：JEITA SystemVerilogタスクグループ、 司会：浜口 加寿美 氏（松下電器産業）

1. SystemVerilog標準化情報
1.1 Dennis Brophy氏(Chairman, Accellera):Accelleraでの標準化と米国ユーザーの声
1.2 Oz Levia氏(Chairman代理, IEEE P1800):IEEE P1800としての標準化状況
2. 土屋 丈彦氏(東芝 セミコンダクター社)System Verilog V3.1a言語チュートリアル
3. Stuart Sutherland氏(Sutherland HDL, Inc.) SystemVerilog from a User's Perspective


セッション2（14：15〜15：15）

EDAベンダーセッション

両ユーザフォーラム協賛のEDAベンダー各社より、SystemVerilogおよびSystemCのサポート状況およびサポートロードマップを紹介します。

司会：千綿 幸雄 氏 （富士通）


セッション3（15：20〜17：00）

SystemCユーザフォーラム2005

SystemCは、C言語ベースのシステムレベル設計言語として既に業界標準として幅広く利用されています。また、待望のIEEEにおける標準化作業も本格的にスタートしています。本セッションではSystemC標準化を進めているOSCIの中核メンバーとして活躍されているNEC ElectronicsAmerica河原林氏を招き、IEEE標準化状況およびロードマップ、US/EUでの利用状況について解説していただきます。次に各社よりSystemCを利用した最新の実践的設計事例を紹介します。なお、SystemCユーザフォーラムは今回より運営主体をJEITA EDA技術専門委員会に移管しています。

オーガナイザ：JEITA SystemCタスクグループ、 司会：長谷川 隆 氏（富士通）

1. 河原林 政道 氏（NEC Electronics America）：IEEE標準化状況およびSystemC最新状況とロードマップ、US/EUでの利用状況
2. 高嶺 美夫 氏（ルネサステクノロジ）：短TAT性能評価プラットフォームとその応用
3. 塚本 泰隆 氏（リコー）：動作合成ツールを使ったJPEG（DCT）回路の設計事例
4. 柿本 勝氏（ソニー）：動作合成の設計適用事例とその効果




1月28日（金）
9：30〜17：00
場   所 ：
パシフィコ横浜 アネックスホール F204
聴 講 料 ：
5,250円（消費税込み）/セッション
定   員 ：
100名／セッション
 

セッション4（9：30〜11：30）

最先端SoCの設計事例

携帯電話、アミューズメント、DVDレコーダ、デジタルスチルカメラといった日本の代表的なエレクトロニクス・システムは、SoCというキーデバイスの中に付加価値が凝縮されている。本セッションでは、このような最先端SoCの設計事例を紹介する。画像処理の問題やIP間のデータ転送の問題等を、高性能・低コスト・低消費電力・TAT短縮の観点から検討した結果としてのSoCアーキテクチャのポイント、設計・開発上のチャレンジ、および、それらを解決していくための性能見積もりやシステム検証をはじめとする設計手法について紹介します。

オーガナイザ・司会：広瀬 文保 氏（日本ケイデンス・デザイン・システムズ社）

1. 竹本 卓 氏（東芝 セミコンダクター社）： 携帯向けメディアプロセッサSoC"T4G"の設計事例
2. 服部 俊洋 氏（ルネサステクノロジ）： アミューズメント向けAV/グラフィックス SoC "SH7307" の設計事例
3. 久松 裕二 氏（NECエレクトロニクス）： DVDレコーダ用SoC "μPD61175" の設計事例
4. 飯野 秀之 氏（富士通）：デジタルスチルカメラ用画像処理SoCの設計事例


セッション5（12：30〜14：30）

組込みシステム開発・検証技術の最新動向

日本の民生用エレクトロニクス・システムの主力を占める家電製品、携帯電話、ディジタルカメラ、セットトップ・ボックスなどの組込みシステムには、汎用プロセッサ、DSP、ASICが含まれているだけで はなく、汎用プロセッサやDSP上で実行されるソフトウェアが含まれており、非常に複雑なシステムとなりつつある。その結果、開発工数の増大と開発期間の長期化が大きな問題になりつつある。 本セッションでは、これらの問題を解決するための新しいシステム開発手法と設計検証技術を紹介する。まず、設計検証技術に関して、現在注目を集めているアサーションベースの検証技術を中心 に解説を行う。次に、実用化に向いつつあるプラットフォームベース設計手法の企業における適用事例を２件紹介します。

オーガナイザ・司会： 今井 正治 氏（大阪大学）、中田 恒夫 氏（富士通研究所）

1. 東野 輝夫 氏（大阪大学）： 「設計検証技術の最新動向−アサーションベース設計−」
2. 水野 雅信 氏（松下電器産業）： 「デジタル家電分野のシステムLSI検証の取り組み」
3. 山下 浩一郎 氏（富士通）： 「組み込みシステム向けプラットホーム非依存システム開発環境SPD」


セッション6（15：00〜17：00）

チップ・パッケージ・ボード統合設計（パネル討論会）

LSIの電源電圧低下によるノイズマージンの減少やLSI間通信の高速化にともない、チップ・パッケ ージ・ボードのリワーク頻度が増加している。また、リワークを回避するための過剰品質によるコスト 増が懸念されている。リワーク件数を削減し、要求性能を満たす範囲でギリギリまでコストを低下させ るためには、従来の個別検証では不十分であるため、チップ-パッケージ-ボード統合設計が脚光を浴 びつつある。統合設計のための環境開発は、現時点では設計後の最終検証に重点が置かれてい るが、今後は設計初期段階での協調設計へと移っていこうとしている。本セッションでは、チップ設 計、パッケージ設計、ボード設計の各領域の専門家と統合解析の専門家をお招きし、パネル討論を 行う。設計・解析事例の紹介や、課題の明確化、解決手法の提案を通して統合設計のあるべき姿 を議論します。

オーガナイザー：JEITA PDM研究会主査 蜂屋 孝太郎(ＮＥＣエレクトロニクス）
モデレーター：浅井 秀樹 氏（静岡大学）

1. 村山 敏夫 氏（ソニーイーエムシーエス）設計技術ソリューション部門シミュレーション設計技術部
2. 須藤 俊夫 氏（東芝）生産技術センター実装技術研究センター
3. 渡辺 毅 氏（NECエレクトロニクス）設計技術事業部
4. 佐藤 敏郎 氏（富士通）テクノロジセンター・システムCAD開発統括部

EDSFair2005トップページへ戻る
日本エレクトロニクスショー協会
phone : 03-5402-7601　FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております