Electronic Design and Solution Fair 2006
 
ベリシリコン・インク
VeriSilicon, Inc.
806
 
 
本社 〒100-0011 東京都千代田区内幸町1-1-1 帝国ホテルタワー15F
米国本社:4699 Old Ironsides Dr. Suite 270 , Santa Clara, CA 95054, U.S.A
The Imperial Hotel Tower 15th floor, 1-1-1 Uchisaiwaicho, Chiyoda-ku, Tokyo 100-0011, Japan
連絡先
TEL:(03)3507-5752
FAX:(03)3507-5601
E-mail:sales@verisilicon.com
URL:http://www.verisilicon.com
出展物紹介 ベリシリコンは、ファブレスASIC設計会社として、中国・米国・台湾・日本を拠点に、半導体IP、設計サービスならびにLSI製造・パッケージング・テストから納入に至るまでの全工程を含むターンキー・サービスを全世界のお客様へ提供しています。
弊社所有のIP・ライブラリを含む標準設計プラットフォームは、すでに全世界400社以上のお客様へライセンスされ、これらは中国の代表的なファウンダリであるSMIC社、GSMC社、ASMC社、HHNEC社、HJTC社をサポート、0.6um〜90nmまでの幅広いプロセスノードに対応しています。
特に0.13um以降の独自のライブラリ・ソリューションでは、標準ASIC設計フローを変えることなく低消費電力化ならびに低リーケージを実現します。
マルチミリオンゲート規模のASIC開発には数多くの設計事例を持っており、中国では最初で唯一の、ARM社のATAP(ARM certified design center)およびLSIロジック社ZSP設計の認定会社であるほか、著名なEDAベンダー・IPプロバイダ・パッケージ/テストハウスとも提携、幅広く、一貫したサービスを提供しています。 
出展者セミナー  
 
ベリシリコン・インク
1月26日(木) 第6会場 (DM4)  14:30 〜 15:15
低消費電力・低リーケージSoC設計手法 - VoWiFiチップの設計事例紹介
Nianfeng Li 氏 / 伊藤 守 氏 (VP Design Methodology/VP Technical Marketing)
0.13um以降のプロセスに対する低消費電力・低リーケージのライブラリ・ソリューション、VoWiFiチップの設計事例をご紹介致します。
ベリシリコンのライブラリを使用することにより、既存の標準ASIC設計フローを変えることなく、20%の低消費電力化ならびに最高30%の低リーケージを実現できます。
またセミナーでは、戦略的パートナーであり、急成長中の中国に戦略的に生産拠点を置く世界のトップファウンドリであるSMIC社により、同社先端ライブラリの状況ついてもご紹介致します。
1月27日(金) 第6会場 (DM4)  11:30 〜 12:15
ASICデザインファウンドリ: SoC時代における半導体アウトソーシングの現状と必要性
Dr. Wayne Dai氏 (Chairman, President, and CEO)
これからのSoC時代においては、ファブレス設計会社ではSoCへの組み込み、システム設計会社では自社チップの差別化への要求が高まっており、仕様・アーキテクチャ・ソフトウェア開発ならびにアウトソーシングがより重要になりつつあります。
本セミナーでは半導体アウトソーシングの現状と必要性についてご説明致します。
ベリシリコンは代表的な中国ファウンダリをターゲットとした設計およびターンキー・サービスを提供するファブレスASIC設計会社です。




 



日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております