Electronic Design and Solution Fair 2006
 
(株)エッチ・ディー・ラボ
hdLab, Inc.
813
 
 
本社 〒222-0033
神奈川県横浜市港北区新横浜3-1-4 プラスタリアビル6F
Plustaria Bldg.6F 3-1-4, Shin-yokohama Kohoku-ku Yokohama 222-0033
連絡先 営業部
Sales Group
TEL:(045)477-4315
FAX:(045)477-4315
E-mail:sales@hdlab.co.jp
URL:http://www.hdlab.co.jp/
出展物紹介 hdLab「設計ワンストップ」で設計品質向上!!hdLabはいつでもどこでも、親切丁寧をモットーにお客様の設計力強化を支援いたします。
SystemCや動作合成の導入、教育による設計環境、設計手法の改革、SystemVerilogを用いた設計手法に関する必要なアイテムを多数揃えて、ご来場をお待ちしております。
●出展概要:
□SystemCトレーニング
 −基本文法から検証・動作合成まですべて習得できます。
□SystemC設計コンサルティング
 −MPEG1,2,4、H.264をはじめ、多数の実績があります。
□TLM(Transaction Level Modeling)レベル設計
 −SystemCTLMStandardを利用した検証環境構築の紹介。
□動作合成の環境構築・最適化
 −動作合成を利用するメリットとテクニックを紹介します。
□TimingDesigner
 −タイミング解析ツールの決定版!!
出展者セミナー  
 
(株)エッチ・ディー・ラボ
1月26日(木) 第7会場 (DM6)  13:30 〜 14:15
「SystemVerilog設計スタイルガイド」
〜System Verilogを120%成功に導くための記述・検証の基礎テクニック〜

近藤 洋氏 (設計コンサルタント)
SystemVerilogを用いた設計における記述スタイルのガイドラインについて解説します。
RTL記述テクニック編および検証テクニック編に分けて、SystemVerilogで拡張された文法や新規機能の使用方法や注意点について説明します。
1月26日(木) 第7会場 (DM6)  14:30 〜 15:15
「OSCI TLM ライブラリの活用法」
〜TLM ライブラリを120%活用するための基礎テクニック〜

小川 丈博氏 (設計コンサルタント)
一口にTLM(Transaction Level Modeling)と言っても色々な記述スタイルが存在します。各設計フェーズでどのような記述スタイルをとるべきか、また、各設計フェーズ間で矛盾のない記述をするにはどうすればよいのかといった部分が重要です。
これらのポイントをOSCIからリリースされた TLM ライブラリ元に解説します。
1月26日(木) 第10会場 (F202)  15:30 〜 16:15
「活用していこう動作合成ツール」
長谷川 裕恭氏 (代表取締役)
リファレンスがC言語なのに、なぜ最初からRTL記述をするのか?まずは、動作合成を使う前提で、C言語のままで回路検討すべきである。
何処にどう動作合成を適用し、どう性能をだすかを解説します。




 



日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております