Electronic Design and Solution Fair 2006
 
(株)キー・ブリッジ
KeyBridge, Inc.
812
 
 
本社 〒665-0842
兵庫県宝塚川面6-9-16
6-9-16 Kawamo, Takarazuka-shi, Hyogo, 665-0842
連絡先 151-0053 東京都渋谷区代々木1-14-11 東京営業所
1-14-11 Yoyogi, Shibuya-ku, Tokyo 151-0053 Tokyo Office
TEL:(03)5304-2591
FAX:(03)5304-2490
E-mail:okuda@keybridge.co.jp
URL:http://www.keybridge.co.jp
出展物紹介 お客様とベンダーの掛け橋になりたいという思いを社名にスタートしました。六回目の出展となります今回も皆様のベストパートナーをめざして、以下の製品を出展致します。

[米国Apache Design Solution社]
Power Integrity解析ツール:RedHawk
I/O Integrity解析ツール:NSPICE
[米国Sandwork Design社]
回路シミュレータデバッグツール:SPICE Explorer
[米国Synfora社]
動作合成ツール:PICO
[英国TransEDA社]
コードカバレッジツール:VN-Cover、他
[米国Zenesis Technologies社]
クリティカルパスオプチマイザー:Zentime
セルジェネレータ:Zencell

上記製品の他、Analog Bits社製品、Azuro社製品、Nannor Technologies社、Sabio Labs社製品を出
展予定です。
皆様のご来場お待ちしております。また、出展者セミナーにも参加しています併せて宜しくお願いします。
出展者セミナー  
 
(株)キー・ブリッジ
1月26日(木) 第3会場 (DM1)  13:30 〜 14:15
ナノメータデザインにチャレンジ 「Zenasis ハイブリッドオプティマイゼーション」
金沢 文雄氏 (シニア・アプリケーション・エンジニア / Zenasis Technologies, Inc.)
ZenTime ハイブリッドオプティマイゼーションは既存STDセルベースフローをトランジスタレベルオプティマイゼーションで結合する新しい方法で、ASICとカスタムICデザインの隙間を埋めます。このテクノロジは既存のプロセステクノロジのまま、セル配置後のゲート、フィジカル、トランジスタレベルでパワー、エリア、パフォーマンスを改善し、ASICとSoCデザインのタイミング収束とコスト削減の需要に応えます。
1月26日(木) 第4会場 (DM2)  16:30 〜 17:15
「回路シミュレーションデバッギング」大規模ADミックスシグナル波形解析へのアプローチ
Wu-Yi Chin氏 (Vice President / Sandwork Design, Inc. )
多機能波形ビューワとネットリストリンティングツールで構成される同社製ソフトウェア「SPICE Explorer」を使用した「回路シミュレーションデバッギング」の実際を大規 模ADミックスシグナル波形解析の事例を踏まえて紹介 します。
1月27日(金) 第3会場 (DM1)  11:30 〜 12:15
「ダイナミックパワーインテグリティ」へのアプローチ
北原 厚氏 (シニア・アプリケーション・エンジニア / アッパチデザインソリューションズ株)
同社製ソフトウェア「RedHawk」を使用した「ダイナミックパワーインテグリティ」の概要を紹介します。




 



日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております