Electronic Design and Solution Fair 2006
 
サミット・デザイン・ジャパン(株)
Summit Design Japan Co., Ltd.
314
 
 
本社 〒101-0031
東京都千代田区東神田1-3-9 ニューアガタビル3F
1-3-9 Higashi-Kanda Chiyodaku,Tokyo
連絡先 営業部
Marketing division
TEL:(03)3862-2442
FAX:(03)3862-2440
E-mail:japan-info@sd.com
URL:http://www.sd.com/japan/
出展物紹介 サミットデザイン社は、普及期を迎えたSystemCベースの設計環境に対して、ハードウェア/ソフトウェア双方の指向を兼ね備えた設計ツールを提供します。
◆Vista
SystemCデバッグ&開発環境。sc_traceの挿入なしにフルトレースでの波形表示が可能。
オーバーヘッドの少ない高速なシミュレーションと△タイム解析、並列プロセスのスイッチ機能、既存のMakefileを流用可能などすぐに利用可能なデバッガです。
◆System Design
TLMに完全対応のグラフィカル・フロントエンド。難解なSystemCのエラーメッセージを簡単に解析。SystemCからHDLへの変換機能などをサポート
◆System Architect
SystemCベースの性能解析ツール。パラメータ可変可能な性能解析用ライブラリを用いてアーキテクチャの性能評価を高速に行います。
◆VisualElite
HDL統合設計ツール。System Designと協調することによりSystemC−HDLコ・シミュレーションを簡単に実現します。
出展者セミナー  
 
サミット・デザイン・ジャパン(株)
1月26日(木) 第8会場 (E204)  14:30 〜 15:15
SystemCの効率的な解析及びデバッグ方法
平川 聡氏 (マーケティング部)
既存のSystemCデバッグは信号値を波形確認するための手順が面倒であったり、ダンプした巨大なvcdファイルの扱いなどHDLの設計環境に比べ著しく能率の劣るものでした。弊社ではSystemCのデザイン解析/デバッガを新規に開発。階層構造を表示するブラウズ機能とクラスの継承解析機能を統合。sc_traceなしでの高速な波形表示や並列プロセス解析、関数スタックリスト、TLM解析などSystemCの最も効率的なデバッグ方法を紹介します。
1月27日(金) 第7会場 (DM6)  12:30 〜 13:15
SystemCの効率的な解析及びデバッグ方法
平川 聡氏 (マーケティング部)
既存のSystemCデバッグは信号値を波形確認するための手順が面倒であったり、ダンプした巨大なvcdファイルの扱いなどHDLの設計環境に比べ著しく能率の劣るものでした。弊社ではSystemCのデザイン解析/デバッガを新規に開発。階層構造を表示するブラウズ機能とクラスの継承解析機能を統合。sc_traceなしでの高速な波形表示や並列プロセス解析、関数スタックリスト、TLM解析などSystemCの最も効率的なデバッグ方法を紹介します。
1月27日(金) 第7会場 (DM6)  13:30 〜 14:15
TLM設計にむけた超高速SystemC性能評価モデリング
牧野 潔氏 (技術部)
System Architectは様々なアーキテクチャを構築、検討するツールで設計サイクルの早い段階で色々なパラメータを可変させながらシステム全体の性能を解析できます。独自に拡張したSystemCクラスとCPUやバス、アービタ、メモリなどの性能解析用汎用ライブラリを用いて、トークンベースの非常に高速な解析を行ことが可能です。本セッションでは用途に応じた性能解析モデルの構築や解析手法を解説します。




 



日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております