Electronic Design and Solution Fair 2006
 
(株)ジーダット
Jedat Inc.
501
 
 
本社 〒103-0024
東京都中央区日本橋小舟町6-6 小倉ビル
Ogura Bldg. 6-6,Nihonbashi Kobuna-cho,Chuo-ku,Tokyo, 103-0024 Japan
連絡先 経営企画室
Corporate Planning Division
TEL:(03)5847-0312
FAX:(03)5847-0315
E-mail:edainfo@jedat.co.jp
URL:http://www.jedat.co.jp
出展物紹介 ジーダットは、半導体やFPD等をターゲットとした、カスタムデザイン分野、DFM分野、マスク検証分野にフォーカスして、その分野におけるリーディングカンパニーを目指しています。本展示会では、カスタムデザイン分野をターゲットとした、インプリメンテーション環境やDFM関連ツール等を各種取り揃えてご紹介しております。皆様のご来場をお待ち申し上げております。
−主要展示製品−
◆Hitas:静的トランジスタレベルタイミングアナライザ
◆Arsyn:アナログ回路合成
◆α-SX:カスタムデザイン向けインプリメンテーション環境
◆HOTSCOPE:DFMブラウザ
◆CMP-Designer:DFMツール 他
◆HyperPlot:高速プロット出力ソフトウェア 他
出展者セミナー  
 
(株)ジーダット
1月26日(木) 第2会場 (CM3)  14:30 〜 15:15
トランジスタレベル静的タイミング解析ツール:HiTas(Avertec社)
柿木 利彦氏 (EDA営業技術部)
HiTasは、最新プロセスで設計される大規模デジタル回路のトランジスタレベルの遅延、並びに、タイミング解析を行うツールです。高速動的解析ツールの1000倍以上の超高速で包括的な解析を静的に行います。回路規模に制限はなく、柔軟な回路認識アルゴリズムにより、煩雑な設定を必要しませんまた、解析結果のデータベースより、高精度のタイミングモデルライブラリ(.lib)を生成します。
1月27日(金) 第3会場 (DM1)  13:30 〜 14:15
SRAMライブラリ作成環境: CharFlo-Memory!
柿木 利彦氏 (EDA営業技術部)
CharFlo-Memory!は、SRAM-IPの特性値解析を行い、高精度なモデルライブラリ(.lib)を生成するツールです。また、各IPベンダが提供するメモリコンパイラ、メモリIPの品質確認/再特性値解析に対応しており、安価で品質の良いライブラリを短時間で得ることができます。
日本および世界のお客様で数多くの実績があります。




 



日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております