Electronic Design and Solution Fair 2006
 
(株)シルバコ・ジャパン
Silvaco Japan Co., Ltd.
002
 
 
本社 〒244-0801
横浜市戸塚区品濃町549-2 三宅ビル4F
MIYAKE Bldg. 4F, 549-2 Shinano-cho, Totsuka-ku, Yokohama 244-0801, Japan
連絡先 営業部
Sales Dept.
TEL:(045)820-3000
FAX:(045)820-3005
E-mail:info@silvaco.co.jp
URL:http://www.silvaco.co.jp
出展物紹介 近年、高性能・開発期間の短縮化・低価格化と半導体への要望は、さらに高まりつつあります。シルバコ・ジャパンは、そんなお客様のご要望にお応するアナログおよびミックスド・シグナル統合回路の設計用EDAソリューションをさまざまな角度からご紹介いたします。また、「TCAD to CAD to Tapeout」をコンセプトに、ブース内では、ご来場者様に新製品の紹介や従来製品をお使いいただけるようデモやプレゼンテーションを行います。是非、シルバコのブースにお立ち寄りいただき、先進のEDAソリューションをご体感下さい。皆様のご来場をお待ちしております。
-主要展示ツール-
■SmartSpice(回路シミュレータ)
■SmartSpiceRF(Harmonic BalanceベースのRFシミュレータ)
■Harmony(アナログ/ミックスド・シグナル・シミュレータ)
■Gateway(スケマティック・エディタ)
■Silos(論理シミュレータ)
■Expert(レイアウト・エディタ)
■Guardian(DRC/LVS/LPE 物理検証ツール)
■EXACT(配線容量データベース&LPEルール生成ツール)
■CLEVER(高精度3次元寄生抽出ツール)
■QUEST(3D RLCG抽出ツール)
■STELLAR(スタンダード・セル向け寄生抽出ツール)
■HIPEX(フルチップレベル対応 配線RC 寄生素子抽出ツール)
■UTMOST(SPICEパラメータ抽出ツール)
■ATHENA/ATLAS(プロセス/デバイス・シミュレータ)
出展者セミナー  
 
(株)シルバコ・ジャパン
1月26日(木) 第1会場 (C11)  12:30 〜 13:15
究極の操作性を目指したLSIレイアウト・エディタExpert
桑垣 武司氏 (CADシニア・アプリケーション・エンジニア)
バージョン4に更新されたExpertレイアウトエディタでは、現実のレイアウト編集で求められる、編集コマンドの使い勝手の良さにこだわりました。編集操作の操作数を少なくしたり、DRC違反や配線ショート等、エラーの原因を見つけ出し、または修正するための支援機能が豊富に搭載されています。レイアウト設計者とEDAツール群の接点となるレイアウトエディタの使い勝手を向上することで、カスタムLSIレイアウト設計のTAT短縮を実現します。
1月26日(木) 第5会場 (DM3)  15:30 〜 16:15
ICデザイン・メソドロジの明確化により、デザインの生産性とTATを劇的な向上を実現するPDKのご紹介
Kenneth Brock氏 (VP Marketing/Simucad Design Automation)
プロセス・デザイン・キット(PDK)メソドロジは、アナログ、ミックスド・シグナル、およびRF ICデザイン・チームのデザイン・ツール・フローに応じ、プロセス独自の正確なデータを的確なフォーマットで提供します。 スケマティック・キャプチャ、ミックスド・シグナル・シミュレーション、レイアウト検証、および物理検証に際しPDKを使用することで、デザインの品質が高まり、ミスが抑えられて歩留まりが向上します。 FSA(Fabless Semiconductor Association)スタンダードを適用すれば、フルラインの半導体企業においても、TATを短縮しデザインの生産性を向上させることが可能です。
1月27日(金) 第5会場 (DM3)  12:30 〜 13:15
シングル・ベンダ回路シミュレーションにおけるSimucadのトータル・ソリューション
Dr. Ivan Pesic氏 (社長兼CEO)
Simucad社は、マルチレベルのデジタル、アナログ、ミックスド・シグナル、RFおよ びフルチップ・シミュレーションの統合されたソリューション環境を提供し、今日のICおよびシステム・デザインにおける要件を満たします。 この総合的な回路シミュレータ群は、同じVerilog/SPICEスケマティック、ネットリスト、およびSPICEモデルを使用して、複雑な解析を実行し、正確に測定を行い明確にアノテートされた波形プロットを生成します。
1月27日(金) 第5会場 (DM3)  13:30 〜 14:15
SPICEの精度を備えた階層フルチップ回路シミュレータ - ルックアップ・テーブル・モデルを使用しない画期的な手法
人見 九二男氏 (Mixed-Signalシニア・アプリケーション・エンジニア)
1億以上のトランジスタを含むICで、SPICEの10〜1000倍高速なシミュレーションを求めていませんか? ルックアップ・テーブル・モデルをベースとしない、完全なSPICEの精度が必要ではありませんか? Twisterは、CMOS、BJT、TFT、SOIなどの完全なSmartSpiceのモデルとデバイス互換を備え,すべての高性能アナログ、ミックスド・シグナル、メモリ、およびSoCデザインに適用可能です。
1月27日(金) 第5会場 (DM3)  14:30 〜 15:15
ミックスド・シグナル回路シミュレーションに完全に適応したシミュレータHarmonyのご紹介
山本 順彦氏 (Mixed-Signalシニア・アプリケーション・エンジニア)
様々なEDAベンダが「我が社はミックスド・シグナル・シミュレーションに対して正しいソリューションを提供している」と主張しています。イベント・ドリブン型デジタルHDLシミュレーション、および反復解析を行うSPICEシミュレーションとの間で常にリアルタイムにインタフェースを取るには、アナログのSPICE精度および信頼できる収束性が必要になります。このミックスド・シグナルの収束の問題に対して、Harmonyは独自の的確なソリューションを提供します。




 



日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております