Electronic Design and Solution Fair 2006
 
デナリソフトウエア(株)
Denali Software K.K.
704
 
 
本社 〒102-0074
東京都千代田区九段南1-4-5 文祥九段ビル6F
Bunsho Kudan Building 6F. 1-4-5 Kudan-Minami, Chiyoda, Tokyo
102-0074, Japan
連絡先 デナリソフトウエア株式会社 営業部
Denali Software K.K. Sales Department
TEL:(03)3511-2460
FAX:(03)3511-2461
E-mail:info@denalisoft.co.jp
URL:http://www.denalisoft.co.jp
出展物紹介 デナリソフトウエア社はASIC/SOC設計の品質向上と開発期間短縮を実現するための、以下の検証IP、設計IPとESLツールの展示とデモンストレーションを行います。

レジスタコンパイラ『Blueprint』
 ・SOCで使用される膨大な数のレジスタに対応するRTL、検証用コード、ファームウエア、ドキュメ
ントを自動生成。

標準バスインタフェース検証IP『PureSpec』
 ・AXI, PCI Express, CE-ATA, Serial ATA, USB2.0, Ethernetに対応
 ・全デバイスタイプ、全レイヤに対応したバス機能&モニタモデル
 
コンフィギュレーション可能なメモリコントローラ設計IP『Databahn』
 ・DDR2、DDR1、Mobile DDR、One-NAND Flashに対応した実証済みIP

メモリインタフェース検証IP『MMAV』
 ・DDR2/1、One NAND/NAND/NOR、SD Card/Memory Stickなど最新のメモリに対応

URL:
http://www.denalisoft.co.jp
http://www.ememory.com
出展者セミナー  
 
デナリソフトウエア(株)
1月26日(木) 第6会場 (DM4)  15:30 〜 16:15
レジスタ・コンパイラ「Blueprint」により煩雑なレジスタ管理の効率化
講師未定氏 (技術部 マネージャ)
Blueprintは複雑なチップ・デザインで使用される何千、何万、何十万ものコントロール・レジスタの生成と管理を自動化することによって、生産性と品質の大幅な向上を実現するレジスタ・コンパイラです。本セッションでは、設計フローへのBlueprint組み込み、レジスタ仕様入力からRTLソース、ファームウエア・インタフェース、日本語を含むドキュメンテーションの自動生成機能、設計の効率化について解説いたします。
1月27日(金) 第6会場 (DM4)  14:30 〜 15:15
レジスタ・コンパイラ「Blueprint」により煩雑なレジスタ管理の効率化
講師未定氏 (技術部 マネージャ)
Blueprintは複雑なチップ・デザインで使用される何千、何万、何十万ものコントロール・レジスタの生成と管理を自動化することによって、生産性と品質の大幅な向上を実現するレジスタ・コンパイラです。本セッションでは、設計フローへのBlueprint組み込み、レジスタ仕様入力からRTLソース、ファームウエア・インタフェース、日本語を含むドキュメンテーションの自動生成機能、設計の効率化について解説いたします。




 



日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております