半導体・システム設計ソリューションの業界を代表する展示会です。
  Electronic Design and Solution Fair 2006
2006年1月26日27日 パシフィコ横浜
ホーム EDSFairについて 出展者情報 コンファレンス情報 特別企画 ご意見・ご要望
HOME > 出展者情報 > 出展者セミナー検索

出展者セミナー検索
 
聴講料 無料
参加申込 不要(先着順)
 
セミナー検索条件を選択して下さい。
■日付から選択 全ての日時を選択 1月26日(木) 1月27日(金)
■時間帯から選択
■出展取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで
複数選択が可能です

セミナー検索結果一覧
検索条件>>
日付: 全ての日時を選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
 
Berkeley Design Automation, Inc.
1月26日(木) 第6会場 (DM4)  10:30 〜 11:15
最先端アナログ/RF検証
Ravi Subramanian氏 (President and CEO)
アナログ/RF回路検証の誤り、精度不足はシリコンのリスピンと量産の遅れを招く主要な原因の一つです。チップに占めるアナログ/RF回路の割合が増える中、包括的、高速かつ高精度なアナログ/RF検証は非常に重要です。本セミナーでは、Berkeley Design Automationの開発したシリコン精度の解析エンジンについて紹介します。同社の最初の製品PLL Noise Analyzerは同社独自のStochastic Nonlinear Engine技術を使用したもので、業界で唯一、PLL全体等の回路の非線形、時変な動作の雑音解析をトランジスタレベルで迅速かつ高精度に行うことができるツールです。

パトゥニ・コンピューター・システムズ
1月26日(木) 第8会場 (E204)  16:30 〜 17:15
インドオフショアモデルにおけるハードウェア・デザインおよびソフトウェアの最新開発事例
内藤 勝義氏 (パトゥニ・コンピュータ・システムズ)
1月27日(金) 第8会場 (E204)  16:30 〜 17:15
インドオフショアモデルにおけるハードウェア・デザインおよびソフトウェアの最新開発事例
内藤 勝義氏 (パトゥニ・コンピュータ・システムズ)

(株)日立インフォメーションテクノロジー
1月26日(木) 第7会場 (DM6)  11:30 〜 12:15
JPEG2000コーデックIPコアを中心としたLSI開発ソリューション
金野 英俊氏 (デザイン&コンサルティング本部 画像処理設計部 IPコア開発グループ エンジニア)
JPEG2000コーデックIPコア等のIPコア活用によるLSI開発ソリューションを紹介する。JPEG2000コーデックIPコアをドライブレコーダに適用するソリューションでは、1フレーム画像毎に日時、位置、加速度データと一緒に圧縮格納するシステムを容易に開発することができる。さらにハイビジョン動画像システムへのJPEG2000コーデックIPコアの適用についても紹介する。
1月26日(木) 第7会場 (DM6)  12:30 〜 13:15
LSI開発をイノベートするプロトタイピングプラットフォーム「LogicBench」
山田 政浩氏 (EDS事業部 デザイン&コンサルティング本部 LogicBenchセンタ シニアスペシャリスト)
LogicBenchはスタッカブルなマルチFPGAモジュール、専用分割ツール、C/論理シミュレータとの連動ボードを備え、さらにC高位合成ツールやARM、SHプラットフォームとの連動も可能である。これにより大規模SoC対応のCレベル・システム設計からプロトまでのトータル開発環境が構築でき、システム開発の革新的期間短縮、品質向上、コスト削減が図れる。ここではLogicBenchを利用した設計・検証手法、周辺ツール/ボード、適用例などを紹介する。
1月27日(金) 第3会場 (DM1)  15:30 〜 16:15
LSI開発をイノベートする設計プラットフォーム「EDIT」
森脇 郁氏 (EDS事業部 デザイン&コンサルティング本部 シニアスペシャリスト)
電子装置の高性能・高機能化・小型化などの市場要求はLSIの複雑化・大規模化を招き、開発期間短縮と設計品質の確保、コスト削減が重要な経営課題となっている。これらの課題に対して先進のCレベル設計、IP利用設計、システム設計からハード・ソフト協調設計、プロトタイプに至るFPGA利用設計、タイミング検証・診断、各種管理技法など独自のツールとソリューションを統合した日立ITLSI設計プラットフォームを紹介する。
1月27日(金) 第2会場 (CM3)  16:30 〜 17:15
LSI開発をイノベートするプロトタイピングプラットフォーム「LogicBench」
山田 政浩氏 (EDS事業部 デザイン&コンサルティング本部 LogicBenchセンタ シニアスペシャリスト)
LogicBenchはスタッカブルなマルチFPGAモジュール、専用分割ツール、C/論理シミュレータとの連動ボードを備え、さらにC高位合成ツールやARM、SHプラットフォームとの連動も可能である。これにより大規模SoC対応のCレベル・システム設計からプロトまでのトータル開発環境が構築でき、システム開発の革新的期間短縮、品質向上、コスト削減が図れる。ここではLogicBenchを利用した設計・検証手法、周辺ツール/ボード、適用例などを紹介する。

フォルテ・デザイン・システムズ(株)
1月26日(木) 第10会場 (F202)  13:30 〜 14:15
What we are seeing from our customers using Cynthesizer in real designs
鈴木 隆、他お客様2名氏 (シニアアプリケーションエンジニア、他 )
Forte社の高位合成ツール、「Cynthesizer」は、業界最高技術を誇り、世界中のトップ半導体およびシステム機器ベンダ様で本格採用が始まりました。
本セッションでは、最新(2005年1月)リリース予定のTLM検証技術とリンクESL設計フローの簡単なご紹介、並びに先端半導体およびシステム機器メーカー様のエンジニアによるCynthesizerを使用した設計事例をご紹介します。(詳細は弊社WEBにて1月中旬発表予定)

HELIC S.A. [新興ベンダーパビリオン]
1月27日(金) 第5会場 (DM3)  16:30 〜 17:15
RFICにおけるインダクタンス合成及び抽出ツールVeloceRFのご紹介
Dr. Sotiris Bantas氏 (VP of Technology, Vice Chairman)
最新のRF IC及びSystem-in-Package設計はインダクタンス特性に大変依存しています。インダクタンス(スパイラルまたは寄生)の正確なモデリングと効率的なトップダウン設計手法はRF設計の成功に不可欠であります。当セッションは、Helic社の超高速インダクタンス抽出、スパイラル合成及びLVS検証ツールVeloceRFをご紹介いたします。また実際のRF設計事例(LNA, VCO等)を用いて、Helic社が提唱しているトップダウン設計手法の解説及びデモをいたします。

ベリシリコン・インク
1月26日(木) 第6会場 (DM4)  14:30 〜 15:15
低消費電力・低リーケージSoC設計手法 - VoWiFiチップの設計事例紹介
Nianfeng Li 氏 / 伊藤 守 氏 (VP Design Methodology/VP Technical Marketing)
0.13um以降のプロセスに対する低消費電力・低リーケージのライブラリ・ソリューション、VoWiFiチップの設計事例をご紹介致します。
ベリシリコンのライブラリを使用することにより、既存の標準ASIC設計フローを変えることなく、20%の低消費電力化ならびに最高30%の低リーケージを実現できます。
またセミナーでは、戦略的パートナーであり、急成長中の中国に戦略的に生産拠点を置く世界のトップファウンドリであるSMIC社により、同社先端ライブラリの状況ついてもご紹介致します。
1月27日(金) 第6会場 (DM4)  11:30 〜 12:15
ASICデザインファウンドリ: SoC時代における半導体アウトソーシングの現状と必要性
Dr. Wayne Dai氏 (Chairman, President, and CEO)
これからのSoC時代においては、ファブレス設計会社ではSoCへの組み込み、システム設計会社では自社チップの差別化への要求が高まっており、仕様・アーキテクチャ・ソフトウェア開発ならびにアウトソーシングがより重要になりつつあります。
本セミナーでは半導体アウトソーシングの現状と必要性についてご説明致します。
ベリシリコンは代表的な中国ファウンダリをターゲットとした設計およびターンキー・サービスを提供するファブレスASIC設計会社です。

マグマ・デザイン・オートメーション(株)
1月26日(木) 第1会場 (C11)  14:30 〜 15:15
マグマ社がご提供する最新SSTA技術
Robert Jones氏 (Director of Strategic Marketing, Silicon Correlation Division / Magma Design Automation Inc. )
「従来のプロセス・バリエーション解析の不安を削減する」マグマ社のQuartz SSTA(統計スタティック・タイミング解析)は、設計のパラメータ歩留まりを制限するプロセス・バリエーションを明らかにするために必要な、新しい統計解析手法を提供します。このセッションでは、プロセスや環境の変化に対する敏感さをどのように解析し、減少させることができるかをご覧に入れます。
1月27日(金) 第1会場 (C11)  13:30 〜 14:15
High Reliability SH7261 Design with Magma RTL2GDSII Flow
矢田 直樹氏 (株ルネサステクノロジ / 汎用製品統括本部 マイコン事業部 マイコン第二部)
(株)ルネサステクノロジから講師をお招きし、条件の厳しい車載オーディオ用マイコン開発の成功事例をご紹介いたします。同社はマグマ社の最先端レイアウトとユーティリティ技術を使用し、フローの初期段階でタイミング収束性、配線性を正確に予測し、イタレーションを短縮しながら、自由度の高い高性能設計を実現しました。このセッションは、マグマ社製品の優位性をご理解頂く上で、皆様のご参考になると確信しております。

メンター・グラフィックス・ジャパン(株)
1月26日(木) 第8会場 (E204)  11:30 〜 12:15
レイアウト寄生素子抽出ツールCalibre xRC/xLのご紹介
矢部 隆氏 (EDAソリューション営業部 大阪支店 シニアアプリケーションエンジニア)
Calibre xRC/xLは、業界標準Calibreの階層処理エンジンを抽出に応用し、シリコンからのフィードバックをもとに確立されたナノメータプロセスモデリンにより、ナノメータ世代プロセスにおける設計の複雑化・多様化への課題を解決します。また、様々な解析手法への要求に対し柔軟に対応し、抽出手法の選択が可能なレイアウト寄生素子抽出ソリューションです。Calibre xRC/xLが持つ先進の寄生RLC抽出機能をご紹介します。
1月26日(木) 第8会場 (E204)  12:30 〜 13:15
HyperLynxGhz-高速信号のプランニング
堀越 修氏 (システム営業部システムデザイン グループマネージャー)
DDR,PCI,USB等を題材として、回路設計者側から見たGHZ帯のインターコネクトプランニング手法を、メンター・グラフィックス・ツール HyperLynxを使ってご説明します。


 
<<前の15件  ■ 1 2 3 4 5 6 7 8 9  ■ 次の15件>>




 
ページの先頭へ戻る
| ホーム | サイトマップ | お問合せ | 出展をご検討の方へ |
出展者情報
出展者一覧
出展者セミナー検索
会場図