半導体・システム設計ソリューションの業界を代表する展示会です。
  Electronic Design and Solution Fair 2006
2006年1月26日27日 パシフィコ横浜
ホーム EDSFairについて 出展者情報 コンファレンス情報 特別企画 ご意見・ご要望
HOME > 出展者情報 > 出展者セミナー検索

出展者セミナー検索
 
聴講料 無料
参加申込 不要(先着順)
 
セミナー検索条件を選択して下さい。
■日付から選択 全ての日時を選択 1月26日(木) 1月27日(金)
■時間帯から選択
■出展取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで
複数選択が可能です

セミナー検索結果一覧
検索条件>>
日付: 全ての日時を選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
 
(株)沖ネットワークエルエスアイ
1月26日(木) 第6会場 (DM4)  13:30 〜 14:15
IEEE802.11標準化動向と無線LANソリューションのご紹介
小田切 英昭氏 (IPソリューション本部・本部長)
IEEE802.11標準化委員会で標準化が進められている無線LANはノートPCを初めとするPC関連機器ばかりでなく、ゲーム機器やWiFiフォンなどにも搭載され、市場を拡大しようとしています。

本セッションでは、IEEE802.11標準化委員会での最新の標準化動向と最新の技術動向についてご紹介すると共に、沖ネットワークエルエスアイの無線LAN-IPを中心とした無線LANソリューションについてご紹介いたします。
1月26日(木) 第8会場 (E204)  15:30 〜 16:15
Road to the System Level Verification 〜高速協調検証技術の活用〜
森 義一氏 (デザインソリューション本部・シニアマネージャー)
IPベース設計、機能検証技術の活用により、RTLの設計は改善が進んでいます。一方で、SoCへのシステム機能の集積が進み、システムレベル段階での設計・検証技術の課題が顕在化してきました。弊社では、このようなシステムレベル段階での設計・検証作業の支援のために、高速協調検証技術を活用したアーキテクチャ設計や性能検証などのソリューションをご提供いたします。ここでは、これらのソリューションをご紹介します。
1月27日(金) 第6会場 (DM4)  13:30 〜 14:15
IEEE802.11標準化動向と無線LANソリューションのご紹介
小田切 英昭氏 (IPソリューション本部・本部長)
IEEE802.11標準化委員会で標準化が進められている無線LANはノートPCを初めとするPC関連機器ばかりでなく、ゲーム機器やWiFiフォンなどにも搭載され、市場を拡大しようとしています。

本セッションでは、IEEE802.11標準化委員会での最新の標準化動向と最新の技術動向についてご紹介すると共に、沖ネットワークエルエスアイの無線LAN-IPを中心とした無線LANソリューションについてご紹介いたします。
1月27日(金) 第8会場 (E204)  15:30 〜 16:15
ランダム検証と機能カバレッジの適用事例と成功のポイント
鈴木 武大氏 (デザインソリューション本部)
機能検証の生産性向上のためには、ランダム検証手法の適用が必須となりつつあります。また、ランダム検証には機能カバレッジ技術が不可欠です。本セッションでは、適用事例をもとに、これらの手法を活用するための勘どころについて解説いたします。さらに、弊社の機能検証ソリューションをご紹介するとともに、機能検証のアウトソース戦略についてご提案いたします。

カーボン・デザイン・システムズ・ジャパン 株式会社
1月26日(木) 第3会場 (DM1)  16:30 〜 17:15
Carbon's VSP (Virtual System Prototype) で加速するHDL論理検証
大石 敏久氏 (アプリケーションエンジニアグループ・ディレクター / カーボン・デザイン・システムズ・ジャパン(株) )
Carbon社製品のVSPは、Verilog/VHDLで設計されたRTLから高速なソフトウェアシミュレーションモデルを生成することで、論理検証を従来の10倍以上加速することが可能になります。
小規模だけでなく数Mゲートクラスの大規模論理検証に適しており
C/C++, SystemC, TLM等のテストベンチとの親和性に優れております。

カリプト・デザイン・システムズ社
1月26日(木) 第8会場 (E204)  13:30 〜 14:15
動作合成、RTL最適化フローにおける機能的等価性検証
山本 修作氏 (Technical Account Manager / 米国Calypto Design Systems, Inc.)
Calypto社のSLECは、動作合成やRTL最適化に対応した業界唯一の等価性検証ツールです。SystemCやC/C++からの動作合成前後では、機能は同じでもシーケンスやマイクロ・アーキテクチャが異なります。これらの違いを越えて、デザイン間の機能的等価性を保証する方法を紹介します。またナノメータ時代に必要とされる生産性を考慮したRTLでの最適化、高性能化、低消費電力化に向けた等価性検証についても述べます。
1月27日(金) 第1会場 (C11)  11:30 〜 12:15
動作合成、RTL最適化フローにおける機能的等価性検証
山本 修作氏 (Technical Account Manager / 米国Calypto Design Systems, Inc.)
Calypto社のSLECは、動作合成やRTL最適化に対応した業界唯一の等価性検証ツールです。SystemCやC/C++からの動作合成前後では、機能は同じでもシーケンスやマイクロ・アーキテクチャが異なります。これらの違いを越えて、デザイン間の機能的等価性を保証する方法を紹介します。またナノメータ時代に必要とされる生産性を考慮したRTLでの最適化、高性能化、低消費電力化に向けた等価性検証についても述べます。

(株)キー・ブリッジ
1月26日(木) 第3会場 (DM1)  13:30 〜 14:15
ナノメータデザインにチャレンジ 「Zenasis ハイブリッドオプティマイゼーション」
金沢 文雄氏 (シニア・アプリケーション・エンジニア / Zenasis Technologies, Inc.)
ZenTime ハイブリッドオプティマイゼーションは既存STDセルベースフローをトランジスタレベルオプティマイゼーションで結合する新しい方法で、ASICとカスタムICデザインの隙間を埋めます。このテクノロジは既存のプロセステクノロジのまま、セル配置後のゲート、フィジカル、トランジスタレベルでパワー、エリア、パフォーマンスを改善し、ASICとSoCデザインのタイミング収束とコスト削減の需要に応えます。
1月26日(木) 第4会場 (DM2)  16:30 〜 17:15
「回路シミュレーションデバッギング」大規模ADミックスシグナル波形解析へのアプローチ
Wu-Yi Chin氏 (Vice President / Sandwork Design, Inc. )
多機能波形ビューワとネットリストリンティングツールで構成される同社製ソフトウェア「SPICE Explorer」を使用した「回路シミュレーションデバッギング」の実際を大規 模ADミックスシグナル波形解析の事例を踏まえて紹介 します。
1月27日(金) 第3会場 (DM1)  11:30 〜 12:15
「ダイナミックパワーインテグリティ」へのアプローチ
北原 厚氏 (シニア・アプリケーション・エンジニア / アッパチデザインソリューションズ株)
同社製ソフトウェア「RedHawk」を使用した「ダイナミックパワーインテグリティ」の概要を紹介します。

キャッツ(株)
1月26日(木) 第2会場 (CM3)  15:30 〜 16:15
上流工程におけるソフト/ハード協調検証
塚田 雄一氏 (ソフトウェア事業部 マネージャ)
今日まで検証には多くの時間がかかり膨大な検証を行う事は不可能でした。今回、高速検証ツール「FastVeri」はISSの100〜1000倍の高速化を実現しました。
ソフトウェア(C言語)+ハードウェア(SystemC)による高速なSW/HW設計環境を提供可能になり、Cベース上流工程でのイタレーションが容易となりました。
また、UML→SystemCという上流設計に加えて環境を提供いたします。
1月27日(金) 第6会場 (DM4)  10:30 〜 11:15
上流工程におけるソフト/ハード協調検証
塚田 雄一氏 (ソフトウェア事業部 マネージャ)
今日まで検証には多くの時間がかかり膨大な検証を行う事は不可能でした。今回、高速検証ツール「FastVeri」はISSの100〜1000倍の高速化を実現しました。
ソフトウェア(C言語)+ハードウェア(SystemC)による高速なSW/HW設計環境を提供可能になり、Cベース上流工程でのイタレーションが容易となりました。
また、UML→SystemCという上流設計に加えて環境を提供いたします。

Critical Blue
1月26日(木) 第3会場 (DM1)  12:30 〜 13:15
Introducing Cascade: Automated Coprocessor Synthesis Solution
Rick Ader氏 (Japan Business Development)
Cascade is an automated coprocessor synthesis solution. It boosts SoC performance and/or reduces power consumption by synthesizing a programmable system-optimized coprocessor that processes embedded software offloaded directly from the CPU.
1月27日(金) 第3会場 (DM1)  16:30 〜 17:15
Introducing Cascade: Automated Coprocessor Synthesis Solution
Rick Ader氏 (Japan Business Development)
Cascade is an automated coprocessor synthesis solution. It boosts SoC performance and/or reduces power consumption by synthesizing a programmable system-optimized coprocessor that processes embedded software offloaded directly from the CPU.

コーウェア(株)
1月27日(金) 第11会場 (F201)  13:30 〜 14:15
コーウェアが提供するSystemCコーディングスタイルガイドと最新のシステム設計環境
木村 尚人氏 (シニア・フィールド・アプリケーション・エンジニア)
コーウェアが提唱しているSystemC TLMコーディングガイドラインに関して、TLMの異なる3つの抽象度と、SystemCモデリング・ライブラリを用いたモデルの作成方法を紹介いたします。またConvergenSCの最新バージョンを用いたSystemCデバッグ環境、システムモデリング、パフォーマンス解析および高速バーチャルソフトウェア開発環境のデモをご覧いただきます。


 
<<前の15件  ■ 1 2 3 4 5 6 7 8 9  ■ 次の15件>>




 
ページの先頭へ戻る
| ホーム | サイトマップ | お問合せ | 出展をご検討の方へ |
出展者情報
出展者一覧
出展者セミナー検索
会場図