半導体・システム設計ソリューションの業界を代表する展示会です。
  Electronic Design and Solution Fair 2006
2006年1月26日27日 パシフィコ横浜
ホーム EDSFairについて 出展者情報 コンファレンス情報 特別企画 ご意見・ご要望
HOME > 出展者情報 > 出展者セミナー検索

出展者セミナー検索
 
聴講料 無料
参加申込 不要(先着順)
 
セミナー検索条件を選択して下さい。
■日付から選択 全ての日時を選択 1月26日(木) 1月27日(金)
■時間帯から選択
■出展取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで
複数選択が可能です

セミナー検索結果一覧
検索条件>>
日付: 全ての日時を選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
 
コーウェア(株)
1月27日(金) 第4会場 (DM2)  14:30 〜 15:15
アルゴリズム、カスタムプロセッサ開発から既存RTLの再利用まで、コーウェアが提供する設計期間短縮のためのトータルESLソリューションの紹介とデモ
ルーウィ・バレニャ氏 (スタッフ・フィールド・アプリケーション・エンジニア)
画像処理システムを題材に、コーウェアが昨年末にリリースした最新の製品群を用いて、トップダウン設計: SPW上で開発されたアルゴリズムと、LISATek上で開発されたカスタムプロセッサを用いたConvergenSC上でのシステム設計フローおよび、ボトムアップ設計:既存のRTLベース資産を高速なSystemCモデルに変換し、ConvergenSC上で再利用する、先進のESLソリューションを紹介します。
1月27日(金) 第4会場 (DM2)  15:30 〜 16:15
アルゴリズム、カスタムプロセッサ開発から既存RTLの再利用まで、コーウェアが提供する設計期間短縮のためのトータルESLソリューションの紹介とデモ
ルーウィ・バレニャ氏 (スタッフ・フィールド・アプリケーション・エンジニア)
画像処理システムを題材に、コーウェアが昨年末にリリースした最新の製品群を用いて、トップダウン設計: SPW上で開発されたアルゴリズムと、LISATek上で開発されたカスタムプロセッサを用いたConvergenSC上でのシステム設計フローおよび、ボトムアップ設計:既存のRTLベース資産を高速なSystemCモデルに変換し、ConvergenSC上で再利用する、先進のESLソリューションを紹介します。

サイバーテック(有)
1月26日(木) 第8会場 (E204)  10:30 〜 11:15
システムLSIの検証技術の動向
後藤 敏氏 (早稲田大学 大学院情報生産システム研究科 教授)
システムLSIの開発において、機能・論理検証に費やす期間が、全体の70%以上に達するといわれており、いかに網羅性の高い検証を短期間に行うかが大きな課題となっている。最近では従来型のシミュレーション手法に代わり、PSLやSVAを使ったアサーションベース検証手法やハイレベルな完全フォーマル検証など新しい技術が出てきており、本セミナーでは、これらの最新の検証技術と今後の方向を紹介する。
1月26日(木) 第5会場 (DM3)  14:30 〜 15:15
PSL/SVA ABVのためのJasperGold活用法
Jasper Design Automation Inc. Yann Antonioli氏 (Program Director)
IEEE標準プロパティ言語PSLやSVAを使って、技術者はハードウェアの仕様を明確に記述できるようになりました。PSLやSVAで記述したアサーションは、シミュレーションおよびフォーマル検証のどちらでも簡単に使用することができます。
しかしながら、現状ではまだ非効率なアサーションベース検証(ABV)が行われています。本セミナーでは、最も効果的なPSL/SVA ABVを実現するための手法「PSL/SVA ABVの7ステップ」を解説します。
1月27日(金) 第9会場 (E206)  10:30 〜 11:15
PSL/SVA ABVのためのJasperGold活用法
Yann Antonioli氏 (Jasper Design Automation Inc. Program Director)
IEEE標準プロパティ言語PSLやSVAを使って、技術者はハードウェアの仕様を明確に記述できるようになりました。PSLやSVAで記述したアサーションは、シミュレーションおよびフォーマル検証のどちらでも簡単に使用することができます。
しかしながら、現状ではまだ非効率なアサーションベース検証(ABV)が行われています。本セミナーでは、最も効果的なPSL/SVA ABVを実現するための手法「PSL/SVA ABVの7ステップ」を解説します。
1月27日(金) 第8会場 (E204)  14:30 〜 15:15
IP・ブロック検証のためのJasperGold活用法
Yann Antonioli氏 (Jasper Design Automation Inc. Program Director)
ブロックレベルでバグを完全に取り除くことができれば、SOCの機能検証はシステムレベルのバグに集中でき、短期間に検証を完了することができます。
逆にシステム検証でブロックレベルの無数のバグを発見し取り除くことは極めて非効率的です。本セミナーでは、IP・ブロックベースのSOC機能検証の品質を上げるためにJasperGoldとシミュレーションをどう組み合わせて使うかについて解説します。

サミット・デザイン・ジャパン(株)
1月26日(木) 第8会場 (E204)  14:30 〜 15:15
SystemCの効率的な解析及びデバッグ方法
平川 聡氏 (マーケティング部)
既存のSystemCデバッグは信号値を波形確認するための手順が面倒であったり、ダンプした巨大なvcdファイルの扱いなどHDLの設計環境に比べ著しく能率の劣るものでした。弊社ではSystemCのデザイン解析/デバッガを新規に開発。階層構造を表示するブラウズ機能とクラスの継承解析機能を統合。sc_traceなしでの高速な波形表示や並列プロセス解析、関数スタックリスト、TLM解析などSystemCの最も効率的なデバッグ方法を紹介します。
1月27日(金) 第7会場 (DM6)  12:30 〜 13:15
SystemCの効率的な解析及びデバッグ方法
平川 聡氏 (マーケティング部)
既存のSystemCデバッグは信号値を波形確認するための手順が面倒であったり、ダンプした巨大なvcdファイルの扱いなどHDLの設計環境に比べ著しく能率の劣るものでした。弊社ではSystemCのデザイン解析/デバッガを新規に開発。階層構造を表示するブラウズ機能とクラスの継承解析機能を統合。sc_traceなしでの高速な波形表示や並列プロセス解析、関数スタックリスト、TLM解析などSystemCの最も効率的なデバッグ方法を紹介します。
1月27日(金) 第7会場 (DM6)  13:30 〜 14:15
TLM設計にむけた超高速SystemC性能評価モデリング
牧野 潔氏 (技術部)
System Architectは様々なアーキテクチャを構築、検討するツールで設計サイクルの早い段階で色々なパラメータを可変させながらシステム全体の性能を解析できます。独自に拡張したSystemCクラスとCPUやバス、アービタ、メモリなどの性能解析用汎用ライブラリを用いて、トークンベースの非常に高速な解析を行ことが可能です。本セッションでは用途に応じた性能解析モデルの構築や解析手法を解説します。

サン・マイクロシステムズ(株)
1月26日(木) 第1会場 (C11)  11:30 〜 12:15
S u n の最新E D A 向けX64サーバ、ワークステーションのご紹介
佐藤 英樹氏 (サン・マイクロシステムズ(株)(マーケティング統括本部プロダクトマーケティング本部専任部長))

シエラ・デザイン・オートメーション(株)
1月26日(木) 第5会場 (DM3)  13:30 〜 14:15
「Design For Variability」- 先端プロセス設計における変動要因へ対応する設計手法
Greg Daughtry氏 (Senior Technical Staff / Sierra Design Automation, Inc.)
先端プロセスを用いたSOC設計においては、低消費電力モードやテスト・モードなど多数の動作モードにおけるタイミング設計の複雑化に対処すると共に、電源電圧や温度変化に伴うデバイスの特性変動、プロセスのバラつきによるチップ内 並びにチップ間の配線特性変動など、様々な変動要因を考慮しなくてはなりません。このセミナーでは、各種変動要因の特定と共に、それらに対処する設計手法について説明します。
1月27日(金) 第8会場 (E204)  12:30 〜 13:15
「Design For Variability」- 先端プロセス設計における変動要因へ対応する設計手法
Greg Daughtry氏 (Senior Technical Staff / Sierra Design Automation, Inc.)
先端プロセスを用いたSOC設計においては、低消費電力モードやテスト・モードなど多数の動作モードにおけるタイミング設計の複雑化に対処すると共に、電源電圧や温度変化に伴うデバイスの特性変動、プロセスのバラつきによるチップ内 並びにチップ間の配線特性変動など、様々な変動要因を考慮しなくてはなりません。このセミナーでは、各種変動要因の特定と共に、それらに対処する設計手法について説明します。

(株)システム・ファブリケーション・テクノロジーズ
1月26日(木) 第2会場 (CM3)  12:30 〜 13:15
新製品 国産のマスクレイアウト・ツール “BEEMS3”
山本 健次氏 (EDA部門)
国産のマスクレイアウト・ツールとして15年の実績を誇るBEEMSが、BEEMS3となって使いやすさと性能を向上させて新登場。これまでの改良点の紹介を中心に、圧倒的なコストパフォーマンスを誇るBEEMS3の機能・性能を具体的に紹介します。
1月26日(木) 第2会場 (CM3)  13:30 〜 14:15
新製品 超高速デジアナ混在回路シミュレータ “Diamond”
山本 健次氏 (EDA部門)
フルチップのSoCミックスド・シグナル回路おいて、SPICE/HDLネットリストを混在させ、それを単一エンジンで処理するADiT(エーディット)シミュレータに加え、先ごろ発表した従来比数十倍の超高速のデジアナ混在シミュレータDiamondの先進テクノロジーを紹介します。

SILICON INTEGRATION INITIATIVE(Si2)
1月26日(木) 第5会場 (DM3)  10:30 〜 11:15
Si2: Innovative Advances in EDA through Collaboration
Steve Schulz氏 (President & CEO)
The seminar will provide latest data from Si2: membership, goals, objectives, and status on projects: OpenAccess Coalition, Design to Manufacturing Coalition and new Open Modeling Coalition. These projects are changing the future of IC design.


 
<<前の15件  ■ 1 2 3 4 5 6 7 8 9  ■ 次の15件>>




 
ページの先頭へ戻る
| ホーム | サイトマップ | お問合せ | 出展をご検討の方へ |
出展者情報
出展者一覧
出展者セミナー検索
会場図