半導体・システム設計ソリューションの業界を代表する展示会です。
  Electronic Design and Solution Fair 2006
2006年1月26日27日 パシフィコ横浜
ホーム EDSFairについて 出展者情報 コンファレンス情報 特別企画 ご意見・ご要望
HOME > 出展者情報 > 出展者セミナー検索

出展者セミナー検索
 
聴講料 無料
参加申込 不要(先着順)
 
セミナー検索条件を選択して下さい。
■日付から選択 全ての日時を選択 1月26日(木) 1月27日(金)
■時間帯から選択
■出展取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで
複数選択が可能です

セミナー検索結果一覧
検索条件>>
日付: 全ての日時を選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
 
日本ケイデンス・デザイン・システムズ社
1月26日(木) 第9会場 (E206)  13:30 〜 14:15
VPA(Verification Process Automation)による機能検証における品質と工期の両立
後藤 謙治氏 (マーケティング本部 プロダクトマーケティング部 シニア・プロダクト・マーケティング・マネージャー)
工数削減と不具合削減を両立させるという困難なチャレンジに対しては、現状の方法論の延長線上では不可能です。機能検証をプロジェクトとして見た時、Plan-Do-Check-Actサイクルを複数実施します。従来は、シミュレーション実行などのDoプロセスのみに着目して自動化・効率化してきましたが、PlanやCheck、Actも含めたPDCAサイクル全体の最適化が不可欠です。当セッションでは、検証の進捗・達成度を定量的に示すことのできるメトリックスを使用することでPDCAサイクルの最適化を行なうVPA(Verification Process Automation)についてご説明します。
1月26日(木) 第9会場 (E206)  14:30 〜 15:15
Complete Assertion-Based Verification (ABV)による機能検証漏れの削減
後藤 謙治氏 (マーケティング本部 プロダクトマーケティング部 シニア・プロダクト・マーケティング・マネージャー)
Assertion-Based Verification(ABV)は、機能検証における効率化および品質向上に大変効果ある手法であると認知されてきています。一方、機能設計・検証フローは複雑度などに応じて複数の検証プロセスから構成されており、それぞれの検証プロセスごとに最適なツールや方法論を使用していますが、このような様々なツール・方法論を通して使用できるCompleteABVが近年注目を集めています。当セッションでは、このCompleteABVについてご説明します。
1月26日(木) 第9会場 (E206)  15:30 〜 16:15
ケイデンスのLSI機能検証受託サービスによる透明性の高い第三者検証を実現
夏井 聡氏 (ベリフィケーションAEジャパン / セールスAEディレクター)
LSIの高機能化・大規模化が進み、検証作業の負荷が大きくなる中、ケイデンスはフォーマル検証やトランザクション・レベル・モデリング、ランダムテストパターン生成等の技術をIncisiveFamilyを通じて提供しておりますが、この度LSI機能検証の受託サービスを開始いたします。検証ガイドラインを検証コンサルタントと策定、公開することにより、最新技術を適用した透明性の高い第三者検証をご提供します。
1月26日(木) 第9会場 (E206)  16:30 〜 17:15
ケイデンスの次世代アナログ/ミックスシグナル設計環境 
佐藤 伸久氏 (アカウント営業本部 プラットフォーム・セールス・リード ディレクター)
業界標準としてアナログ/ミックスシグナル分野で多くの実績を持つケイデンスのDesign Framework II設計環境が、来るべきアナログ微細化設計に備えてさらなる進化を遂げます。当セッションでは標準化データベースOpenAccessを採用した次期バージョンIC6.1.0の概要ならびにケイデンスの今後の設計環境開発の取り組みについてご紹介します。
1月27日(金) 第7会場 (DM6)  11:30 〜 12:15
Conformal Constraint Designer(CCD)を用いたタイミング制約の自動生成によるタイミング・クロージャの早期化
後藤 謙治氏 (マーケティング本部 プロダクトマーケティング部 シニア・プロダクト・マーケティング・マネージャー)
Conformal Constraint Designer(CCD)は、タイミング制約の検証や生成を行なう最新ツールです。現在のIPを多用する設計においては、IPではあらかじめ与えられるタイミング制約を検証し、新規設計部分ではタイミング制約を自動生成するというような、タイミング制約の検証と生成の両面の機能を持つツールを用いて、無駄な制約の刈り取りによるタイミング・クロージャの早期化や、制約指定抜け防止によるタイミング起因の機能不具合削減をすることが求められています。当セッションでは、CCDの新機能であるタイミング制約の自動生成についてご説明し、タイミング制約検証機能と併せた実用的なタイミング設計手法についてご紹介します。
1月27日(金) 第9会場 (E206)  12:30 〜 13:15
RTL Compiler を使用した、フロントエンドデザインを成功に導くキーポイント
井上 恒司氏 (カスタマーテクニカルサービス本部 プリンシパルAE)
フロントエンドにおける品質と効率がプロジェクト全体に大きな影響を及ぼすため、フロントエンド工程はますます重要になってきています。当セミナーでは特にフロントエンド・デザインでキーとなる、RTL のコーディング、強力な論理合成、解析のテクニックのエッセンスを凝縮して説明します。RTL Compiler により、クリティカルパスを単にスラックの値だけで判断することなく、真のクリティカルパスの箇所と原因を正確に特定することが可能です。
1月27日(金) 第9会場 (E206)  13:30 〜 14:15
QoS(Quality of Silicon)を向上させるデジタル・インプリメンテーション設計システム:Encounterプラットホーム
田中 厚氏 (マーケティング本部 プロダクトマーケティング部 ディレクター)
当セッションでは、ケイデンスのデジタル・インプリメンテーション設計システムEncounterプラットホームの概要をご紹介した上で、タイミング、面積、パワーなどQoS(Quality of Silicon)の向上、設計TAT(Turn Around Time)改善、そして90NM、65NMなど最先端プロセスにおける歩留まりを向上させるための新しい機能についてご紹介いたします。
1月27日(金) 第9会場 (E206)  14:30 〜 15:15
ケイデンスの新物理検証システム、PVSにおけるチャレンジ
梁川 雅晴氏 (アカウント営業本部 技術営業部 CIC-BEグループ スタッフセールスAE)
90nm以降の最先端デバイスに対し、物理検証における時間は飛躍的に増大し、time to marketにも影響を及ぼしてまいりました。従来の検証方法ではまいりました。これら複雑な設計ルールと多大なデータを効果的に処理することは難しくなっています。ケイデンスは斬新なアプローチにより、新たな検証システムを提供いたします。この新検証システムにより、検証ルール簡易化とコストパーフォーマンスの高いスケーラブルな分散処理が可能となります。
1月27日(金) 第9会場 (E206)  15:30 〜 16:15
65nm以降のリソグラフィを考慮したDFM設計手法
安倍 慈久仁氏 (DFMセールスジャパン シニアAEマネージャ)
65nm以降、従来のデザインルールを介したIC設計部門と製造部門間のコミュニケーションでは、設計、製造が困難になってきました。微細化が進んだために複雑化したRETマスクと製造環境(hyperNA(>1.0)や変形照明光学系)に対応し、時間的コスト的な制約の下、最大限の歩留まりを得るための解決策として、ケイデンスは設計・製造部門間でシームレスに共有できる、process model file(PMF)を用いた、実用的なコミュニケーションプラットフォームをご紹介します。
1月27日(金) 第9会場 (E206)  16:30 〜 17:15
Allegro Platform 15.5.1 新機能のご紹介とFront to Back のBoard Design ソリューション
益子 行雄氏 (マーケティング本部 プロダクト・マーケティング部 シニア・プロダクト・マーケティング・マネージャー)
High Speedに対応する要件としては、IBIS4.1への対応と、Time DomainのVoltage Ripple表示、Spectre engineのWindows サポートなど。さらにIC PackageではOpen Access 2.2のサポートなどがあります。解析及びフィジカル設計の新機能紹介とともに、Allegro Platform全体の構成をソリューション・フローでご説明します。

日本シノプシス(株)
1月27日(金) 第11会場 (F201)  15:30 〜 16:15
Verification Methodology Manual for SystemVerilogのご紹介
提供会社名:シノプシス/ARM
協賛会社名:STARC

赤星 博輝氏 (工学博士・チーフエンジニア / (株)ロジック・リサーチ)
複雑・長期化する検証に対応するには、検証手法の大きな変革が必要です。SystemVerilogとVerification Methodology Manual(VMM)の活用により、この大変革を実現できます。VMMを使うことで、広い範囲の検証を効率よく行い、再利用性を向上させ、カバレッジによる検証状況の確認ができるようになります。今回はVMMの概要の説明、及び、その普及のポイントについてご紹介いたします。

日本トランスEDA(株)
1月27日(金) 第2会場 (CM3)  13:30 〜 14:15
日本語仕様書カバレッジ、インパクト解析による検証進捗管理
兼平 靖夫氏 (代表取締役社長)
設計検証においては仕様書からの各種実装、テストが漏れなく行われているかを厳密に管理する必要があるが、文書である仕様書との関連は人海戦術で行われているのが現状です。仕様書から検証仕様、UML, RTL,シミュレーション結果、機能カバレッジ結果等を要件管理ツールと機能カバレッジツールとの連携により仕様書カバレッジ、インパクト解析などで定量的に管理し、自動レポート生成機能により検証効率を向上させます。

日本ノーベル(株)
1月26日(木) 第4会場 (DM2)  12:30 〜 13:15
Embedded CとCoSyシステムによる高性能高品質なDSPシステムの早期開発
Dr. Marcel Beemster氏/杉山陽一氏 (Senior Software Engineer, Associated Compiler / Experts社/アドバンスト・ソリューション本部営業部)
これまでのDSPシステムは性能を確保するため、アセンブラ言語で記述されて来ましたが開発効率、移植性等で問題がありました。システムの早期開発、および移植性向上のため高級言語であるC、およびその拡張仕様(Embedded C)とCoSyシステムを用いる事により 問題が解決致します。この講義では Embedded Cの特長、およびCoSyシステムによる高性能、高品質のコードを生成する仕組みについて解説致します。
1月27日(金) 第4会場 (DM2)  16:30 〜 17:15
CoSyシステム利用によるHW/SW協調設計で幅広いアーキテクチャー探索の実現
Dr. Marcel Beemster氏/杉山陽一氏 (Senior Software Engineer, Associated Compiler / Experts社/アドバンスト・ソリューション本部営業部)
消費電力、性能、チップ面積において最適なSoCを開発するためには目的とするアプリケーションに最適なアーキテクチャーの実現が必要です。 そのためのHW/SW協調設計においてCoSyシステムを使用することにより、より自由度の高いアーキテクチャー探索が可能となります。この講義では CoSyシステムを用いたHW/SW協調設計のやり方、及びCoSyシステムの特長について解説致します。

(株)半導体理工学研究センター
1月26日(木) 第11会場 (F201)  13:30 〜 14:15
『最先端SoC開発に活用が進む最新設計技術』
札抜 宣夫 氏/西口信行 氏/古井 芳春 氏/大野 康宣氏 (執行役員 企画部長/執行役員 開発第1部長/開発第2部 IP 技術開発室長/IP開発部 SoCプラットフォーム推進グループ)
国内半導体11社と共同開発した最新設計技術とその標準化活動等を紹介
STARC活動概要
LSI設計効率を飛躍的に向上させる設計メソドロジ(STARCAD-21)の最新状況
IP再利用容易化に向けた取り組みの現状
90nm世代に向けたスターシャトルの活用法


 
<<前の15件  ■ 1 2 3 4 5 6 7 8 9  ■ 次の15件>>




 
ページの先頭へ戻る
| ホーム | サイトマップ | お問合せ | 出展をご検討の方へ |
出展者情報
出展者一覧
出展者セミナー検索
会場図