半導体・システム設計ソリューションの業界を代表する展示会です。
  Electronic Design and Solution Fair 2006
2006年1月26日27日 パシフィコ横浜
ホーム EDSFairについて 出展をご検討の方へ 出展規程 ダウンロード ご意見ご要望 出展に関するお問合せ
HOME > News

第13回 FPGA/PLD Design Conference ユーザ・プレゼンテーション
 
会場:パシフィコ横浜 アネックスホール
会期: 2006年1月26日(木)〜27日(金)

 FPGA/PLDをテーマとした日本で唯一のコンファレンスである「FPGA/PLD Design Conference」は、システムLSI、FPGA/PLD、設計ツール、および、設計サポート関連製品の展示会である「Electronic Design and Solution Fair」と同時開催することで、広くFPGA/PLDに関するデバイス技術、設計技術、開発支援や応用の各分野にわたる研究開発動向を一望できる交流の場となっています。 ユーザ・プレゼンテーションは、従来の研究発表に加え、本コンファレンスの特長である各種設計事例、実アプリケーションの紹介、および、設計ノウハウに重きをおいた発表によりいっそう力を入れて行きたいと思います。
  なお、発表会場は従来のアネックスホールでの発表形式に代え、会場内おけるEDSFairポスターセッションとなります。発表アイデアに対して一般来場者を含めた活発なディスカッションが期待できます。 特に下記トピックスについて研究発表を募集いたしますが、これにとらわれることなくシステムLSI設計・開発・応用など関係深い分野でありましたら広く歓迎いたします。奮ってご投稿下さい。

テーマ: FPGA/PLD の設計事例・設計・開発支援・応用技術・デバイス 等
FPGA/PLD を用いたキラーアプリケーション
  FPGA/PLD を用いた各種アプリケーション設計事例
  FPGA/PLD の回路設計技術(高速I/O、高集積設計などの設計事例)
  FPGA/PLD のCAD/DA 技術(既存CAD/DA の利用技術、新しいCAD/DA 技術)
  FPGA/PLD 対応IP による利用実例や開発支援技術
  IP、VSI を活用したシステム・オン・チップの利用実例や開発支援技術
  エンベデッド・コアを持つFPGA/PLD の利用法
  エミュレーション技術とラピッド・プロトタイピング
  エンベデッド向けコンパイラ技術
  リコンフィギャラブル・コンピューティング
  ハードウェア/ソフトウェア・コデザイン
  FPGA/PLD のデバイス・アーキテクチャ
  進化するハードウェア
  その他


投稿方法
 以下の要領にしたがって、電子メールにて発表申込していただいき、引き続き、審査用発表概要お送りください。 送りいただいた発表概要を、プログラム委員会にて厳正に審査を行い、採録通知を致しますので、それに従いましてカメラレディ原稿をお送りいただきます。
 投稿に関する日程(予定)は以下のとおりです。

発表申込書の送付期限: 2005年10月28日(金)
※申込期限が延長になりました。
審査用発表概要の送付期限: 2005年10月28日(金)
採録通知送付予定: 2005年11月18日(金)
カメラレディ原稿の送付期限: 2006年12月16日(金)
発表(プレゼンテーション): 2006年1月26日(木)
若しくは1月27日(金) / 30分前後を予定
※発表場所:パシフィコ横浜 展示ホールC,D(神奈川県横浜市)


  【発表申込書式】
 論文の題目、著者名(共著者を含む)、所属、300 文字程度の発表概要、キーワード3 個以内、連絡先(住所,氏名,電話番号、FAX 番号、電子メールアドレス)を記載した発表申込書を作成し、電子メールにて発表申し込み先までお送りください.なお、申込フォーム(テンプレート)が必要な方は下記の問い合わせ先にご請求ください。

  【審査用発表概要書式】
 論文の題目、著者名(共著者を含む)、所属に加え,研究の技術的内容に加えて、研究の目的、重要性、新規性、実用性を明らかにした発表概要を、題目と図表を含めて必ずA4 版4 頁以内にまとめて記載してください。審査用発表概要により審査を行いプログラム委員会にて採録を決定します。
 また、審査用発表概要はPDF形式で提出をお願いします。PDF 形式を作成することが難しい場合は、別途問い合わせ先までご相談ください。

  【予稿集掲載用のカメラレディ原稿】
 採録決定後に予稿集掲載の形態として通常の論文形式、および、発表に使用されるパワーポイントなどのOHP スライドをそのまま予稿集に掲載する形式のいづれかを選択することが可能です。 なお、発表件数が非常に多い場合、ショートペーパーとして掲載していただく場合もあります。

  【表彰】
 昨年度に引き続き本年度も、プログラム委員会、および、聴衆による投票によって優秀プレゼンテーションを選出し、表彰および、記念品の贈与を行います。
 なお、本表彰とは別に発表者にはもれなく「FPGA/PLD Design Conference 有料セッション」1回受講券を贈呈いたします。


◇発表申込先(問い合わせ先)
  〒105-0012 東京都港区芝大門1-12-16 住友芝大門ビル2号館5F
 日本エレクトロニクスショー協会 担当: 鳥飼、菊嶋
 電話:03-5402-7601 FAX:03-5402-7605
 E-mail:users.info@jesa.or.jp

Electronic Design and Solution Fair 2006
with FPGA/PLD Design Conference
主 催:社団法人電子情報技術産業協会(JEITA)
協 力:Electronic Design Automation Consortium(EDAC)
後 援 予 定:経済産業省、アメリカ合衆国大使館、外国系半導体商社協会(DAFS)、横浜市
協 賛 予 定:社団法人電子情報通信学会(IEICE)、社団法人情報処理学会(IPSJ)
社団法人 日本電子回路工業会(JPCA)
運 営:日本エレクトロニクスショー協会





 
ページの先頭へ戻る
| ホーム | サイトマップ | お問合せ |
News