半導体・システム設計ソリューションの業界を代表する展示会です。
  Electronic Design and Solution Fair 2006
2006年1月26日27日 パシフィコ横浜
ホーム EDSFairについて 出展者情報 コンファレンス情報 特別企画 ご意見・ご要望
HOME > 特別企画 > 特設ステージ

特設ステージ
 
EDSFair2006展示会場内に設置した特設ステージでは、EDA初心者向けセミナーや技術トレンド等数多くのイベントやセッションが開催されました。


1月26日(木)
■出展者プレゼンテーションステージ
11:40-12:10 ご来場感謝プレゼントタイム(提供:日本ヒューレット・パッカード)
 
EDSFair2006ご来場のお客様に感謝してプレゼントをご用意します。貴方もハズレ無しのスピードくじに挑戦してみませんか。更に参加者の方には嬉しいダブルチャンスが夕方17:30から待っています。


12:20-13:10 技術動向セミナー 
-サブ100ナノメータSOCで低消費電力設計を成功させる-
講演者:
(株)半導体理工学研究センター 開発第1部長
西口 信行氏
アブスト:
SOCプロセス技術がサブ100ナノメータの時代に突入し、設計が複雑化する中、設計者達は新たな設計課題に直面しています。中でも、低消費電力設計は今後のSOCビジネスの命運を左右する大きな鍵のひとつです。そこで低消費電力SOC設計に焦点をあて、現在何が問題となっているのか、また、それに対処し得る手段を紹介します。


13:30-14:30 初心者セミナー −EDAに騙されたとなぜ思うのか−
講演者:
日経BP社 日経マイクロデバイス編集委員
小島 郁太郎氏
アブスト:
「EDAは難しい」、「なぜ、思ったように動いてくれないのか」。業界初心者の方たちはこのように感じられているかもしれません。「初心者にもわかるセッションを」というご要望にお応えし、このセミナは企画されました。このセッションでは、「EDAとはどのようなものなのか」、「EDAのメリット、デメリット」、「今後あるべき姿」を中心に、初心者にも分かりやすくEDAの概要をご案内していきます。


15:00-17:00 ITRS2005速報と設計生産性をテーマにした複合セッション

時間:
15:00-15:30
タイトル:
《プレゼンテーション》
ITRS2005速報‐2020年までの設計課題の全貌
講演者:
NECエレクトロニクス(株)柏木 治久氏
アブスト:
2005年12月にリリースされたITRS2005の概要速報を行います。特に、設計関連の課題を取り上げ、いかに多くのそして困難な課題が立ちはだかっているかをわかりやすく解説いたします。
時間:
15:30−16:00
タイトル:
《トーク・セッション》
乗り越えられるか?−『設計生産性危機』−
講演者:
沖電気工業(株)山本 一郎氏
(聞き手)(株)東芝 樋渡 有氏
アブスト:
設計関連の最大の課題の一つは、”設計生産性”です。大規模化、複雑化、微細化によって爆発的な増加が懸念される設計工数を、いかに軽減して行くかのソリューション・シナリオを提起いたします。
時間:
16:00−17:00
タイトル:
《設計生産性についてのパネルセッション》
ここがポイント!それは外れ!−設計生産性改善の急所−
パネリスト:
日本ケイデンス・デザイン・システムズ社 後藤 謙治氏
日本シノプシス(株) 飯島 一彦氏
メンター・グラフィックス・ジャパン(株) 小島 智氏
(株)ソニー・コンピュータエンタテインメント 小山 達也氏
富士通(株) 井上 愛一郎氏
(司会)(株)東芝 樋渡 有氏
アブスト:
設計生産性を改善させるための本質的なポイントはどこに有るのかを深く探求します。半導体ベンダの設計プロジェクトのサイドとEDAベンダのサイドからパネリストをお招きし、それぞれの立場、論点から設計生産性の急所を提起いただき、特に不一致や不同意点をディベートして行きます。



■出展者プレゼンテーションステージ
17:00-17:30 ご来場感謝プレゼントタイム(提供:日本ヒューレット・パッカード)
 
EDSFair2006ご来場のお客様に感謝してプレゼントをご用意します。貴方もハズレ無しのスピードくじに挑戦してみませんか。更に参加者の方には嬉しいダブルチャンスが夕方17:30から待っています。


■出展者プレゼンテーションステージ
17:30-17:40 ご来場感謝ダブルチャンス挑戦タイム(提供:日本ヒューレット・パッカード)
 
17:30から特別イベントを開催いたします。びっくり豪華景品ノートパソコンを獲得できるチャンスです。日中のプレゼントタイムに参加された方に二度目の挑戦です。シンプルなじゃんけんゲームに打ち勝っていきましょう。



1月27日(金)
10:00-11:00 EDAベンダにきく−DFMへの取り組みの本音と実態をさぐる−
〜 核心をつく、ズバリ15問 〜
講演者:
出演者:EDAベンダの代表者多数
司会:(株)東芝セミコンダクター社   樋渡 有氏
アブスト:
90nmから65nmへ、さらにその先のテクノロジに向けて、DFMへの期待、関心、要求はますます高まっています。多くのEDAベンダの、DFMへの進出と参入が続いています。こうした背景のもとに、EDAベンダのDFMへの取り組みにつき、鋭い質問を投じてその場で選択肢形式で回答いただき、本音と実態を明らかに浮き彫りにして行こうとする興味深いセッションです。見逃せません!


■出展者プレゼンテーションステージ
11:40‐11:55 ようこそ!Verification Methodology Manual for SystemVerilogの世界へ!(提供:シノプシス/ARM)
講演者(予定): 株式会社 半導体理工学研究センター 執行役員 開発第2部長 豊田栄次郎
アーム 株式会社 取締役 マネージング・ディレクター 内村浩幸
日本シノプシス株式会社 代表取締役社長 藤井公雄
アブスト: 2005年11月8日、SystemVerilogはIEEE Std. 1800-2005として承認されました。SystemVerilogの言語機能には大きく分けて設計面での進化と検証面での進化があります。以前、SoC時代の到来に合わせIP再利用のための「リユース・メソドロジ・マニュアル」が発刊されましたが、今現在最も危機的状況にある機能検証を乗り越えるためSystemVerilogの検証構文をベースにした”実績あるメソドロジ”が、この度「ベリフィケーション・メソドロジ・マニュアル」として日本語で発売されることとなりました。本ステージでは、この日本語版VMMに携った各社代表によるEDSFでのVMM関連イベント(チュートリアル、抽選会等々)をご紹介いたします。


■出展者プレゼンテーションステージ
12:10-12:50 ご来場感謝プレゼントタイム(提供:日本ヒューレット・パッカード)
 
EDSFair2006ご来場のお客様に感謝してプレゼントをご用意します。貴方もハズレ無しのスピードくじに挑戦してみませんか。更に参加者の方には嬉しいダブルチャンスが夕方17:30から待っています。


13:00-15:00 DFMをテーマにした複合セッション

時間:
13:00-13:30
タイトル:
《プレゼンテーション》
ITRS2005速報‐初めて記載されたDFM関連のサマリ‐
講演者:
富士通(株)浅田 善己氏
アブスト:
2005年12月にリリースされたITRS2005にて、初めて記載されたDFM関連の概要速報を行います。また、あわせてJEITAサイドで進めているDFMロードマップの活動内容とその成果についても解説いたします。
時間:
13:30−14:00
タイトル:
《トーク・セッション》
よくわかるDFM技術の実際−OPCって何なの?-
講演者:
(株)東芝 井上 壮一氏
(聞き手)(株)東芝 樋渡 有氏
アブスト:
DFMの代表的技術であるRETの適用例であるOPCについて、全体的な、よくわかる技術解説をいたします。OPCって何なのかに始まり、現状のDFM技術と今後に向けての課題、展望までをカバーします。
時間:
14:00−15:00
タイトル:
《パネルセッション》
ひとこと言いたい!ひとこと言わせて!−DFMの課題、あるべき姿-
パネリスト:
日本ケイデンス・デザイン・システムズ社 吉田 憲司氏
日本シノプシス(株) 飯島 一彦氏
マグマ・デザイン・オートメーション(株) 石神 英明氏
メンター・グラフィックス・ジャパン(株) 高桑 和宏氏
NECエレクトロニクス(株) 小野 篤樹氏
(株)富士通研究所 松岡 英俊氏
(株)ルネサステクノロジ 宮崎 浩氏
(株)東芝 村方 正美氏
(司会)(株)東芝 樋渡 有氏
アブスト:
DFMへの対応について、設計からの貢献、製造からの貢献のバランスや分担、また、EDAベンダサイドと半導体ベンダサイドの協調・連携や、そもそもDFMの目指すべき技術課題について、活発に議論を展開して行きます。半導体ベンダの設計プロジェクトのサイドとEDAベンダのサイドからそれぞれパネリストをお招きし、各ベンダーの立場、論点からDFMにつき、たくさん”ひとこと言って”いただきます。





■出展者プレゼンテーションステージ
15:20‐15:35 富士通のファウンドリビジネス戦略と先端テクノロジの紹介
講演者: 富士通(株)
電子デバイス事業本部 サービスマーケティング統括部
第一ファウンドリマーケティング部 出口貴敏 氏
アブスト: 富士通では、NEW IDM(Integrated Device Manufacturer)としての特長を生かし、トータルソリューションを提供するファウンドリビジネスを展開しております。現在、世界に先駆けた最先端90nm CMOSテクノロジを用いて、高性能マイクロプロセッサからモバイル向けの低消費電力LSIまで幅広い製品をお客様へ提供しています。本講演では、当社の90nm/65nmテクノロジとファウンドリ戦略について紹介させて頂きます。


■出展者プレゼンテーションステージ
15:40‐15:55 Timing Designer Ver.8.0のご紹介
講演者: (株) エッチ・ディー・ラボ
クロノロジーグループ 荒井 厚好 氏
アブスト: hdLabでは波形図を基本としたスタティックタイミング解析ツール 『TimingDesigner』の紹介とデモンストレーションを行います。 インターフェー ス類を信号プロトコルとして表し、これらは幅広い アプリケーション範囲に利 用できます。主にシステムデザインや ASIC/SoCからボードレベルデザインのモ ジュール間のインターフェース記述、 解析やドキュメンテーション等にとても 便利なツールです。


■出展者プレゼンテーションステージ
16:30-17:30 ご来場感謝プレゼントタイム(提供:日本ヒューレット・パッカード)
 
EDSFair2006ご来場のお客様に感謝してプレゼントをご用意します。貴方もハズレ無しのスピードくじに挑戦してみませんか。更に参加者の方には嬉しいダブルチャンスが夕方17:30から待っています。


■出展者プレゼンテーションステージ
17:30-17:40 ご来場感謝ダブルチャンス挑戦タイム(提供:日本ヒューレット・パッカード)
 
17:30から特別イベントを開催いたします。びっくり豪華景品ノートパソコンを獲得できるチャンスです。日中のプレゼントタイムに参加された方に二度目の挑戦です。シンプルなじゃんけんゲームに打ち勝っていきましょう。







 
ページの先頭へ戻る
| ホーム | サイトマップ | お問合せ | 出展をご検討の方へ |
特別企画
新興ベンダーパビリオン
特設ステージ
ユニバーシティ・プラザ
会場図