ホーム » コンファレンス情報 » 第14回 FPGA/PLD Design Conference

第14回 FPGA/PLD Design Conference

利益を産めるシリコン 〜FPGAが増殖し続ける理由〜

「第14回FPGA/PLD Design Conference」は、FPGA/PLDをテーマとした日本で唯一のコンファレンスです。 ここでは、FPGA/PLDに関する最新情報、設計手法、ビジネスおよび将来動向を包括的に知ることができます。 65nmプロセスを用いたFPGAデバイスの登場、ローコストFPGAによる量産適用など、FPGAの進化は留まるところを知りません。 今回は『利益を産めるシリコン〜FPGAが増殖し続ける理由〜』をテーマとして掲げ、変化の激しい市場で競争に打ち勝ち、 より高い利益を確保するために、FPGAを上手く活用する設計手法、実装技術、将来の技術動向などを紹介します。 これに加え、イブニングセッション、ユーザ・プレゼンテーション、各種IPの発表の場を提供する IPフリーマーケット(いずれも参加無料)も開催いたします。皆様のご参加をお待ちしております。

第14回 FPGA/PLD Design Conference 実行委員長　松本 仁（三菱電機株式会社）

◆FPGA/PLD Design Conference（有料）

会場 アネックスホール
参加 セッション1〜10(有料)
受講券 1セッション受講券（1回券） 5,250円（消費税込み）
3セッション受講券（回数券）12,600円（消費税込み）
5セッション受講券（回数券）15,750円（消費税込み）
定員 各セッション100名
申込 事前申込みは終了しました。
たくさんのお申込みありがとうございました。

◆1月25日(木)

パシフィコ横浜　アネックスホールF203
12:50-14:20  セッション1【入門編】
「落とし穴に落ちないためのFPGA設計(初級編)」〜問題点を容易に見つけられる設計フローとは〜
NECマイクロシステム株式会社　第一SoC開発事業部／SoC第三グループ主任
古川 寛 氏
FPGAは近年とても身近になったデバイスです。しかし、半面設計は簡単ではなくなりつつあります。 「思い通りに動かない！」など問題の壁にぶちあたっていませんか？本講座では、「ワーニングの見落しの恐怖」 「ツールのバグ回避方法」など問題点の切り分けが容易にできる設計フローを中心に設計の注意点や解決方法を解説します。
15:20-16:50  セッション3【入門編】
HDLによるテストベンチ記述のポイント
株式会社エッチ・ディー・ラボ　テクニカル・グループ
安岡 貴志 氏
FPGA内にCPUコアを使うことが当然になった現在では、システムLSIと同じ姿勢で検証に取り組む必要があります。 ハード、ソフト、OSが複雑に絡み合い、デバッグが非常に困難な状況下において、 ハードウエアの検証を確実にやっておくことが開発期間短縮の秘訣です。 そこで本講座では、VHDLによるテストベンチ記述の要点をわかりやすく解説します。
パシフィコ横浜　アネックスホールF204
12:50-14:20  セッション2【解決編】
これで良いのかいまどきのFPGA設計
アヴネットジャパン株式会社
井倉 将実 氏
最先端プロセスを採用したFPGAの登場で、大規模・高速化が一段と進んでいます。 本講座は、設計の現場では、書き換え可能であるメリットを最大限に生かしながら、 設計品質を保つために、どのような点に注意して設計を進めれば良いかのヒントを紹介します。
15:20-16:50  セッション4【将来編】
特許出願から見るリコンフィギャラブル・デバイスの世界
熊本大学　大学院　自然科学研究科　情報電気電子工学専攻　教授　末吉敏則氏
株式会社キャップインターナショナル　代表取締役　川合 晶宣 氏
リコンフィギャラブル・デバイスは、これまで半導体微細加工技術の進化と革新的なアイデアをベースにした アーキテクチャや回路構成技術の開発、また、アーキテクチャと機能に最適化された設計技術の進歩によって実現されて、 活発な特許出願によって技術の優位性を競っています。本セッションでは、米国特許庁に出願された特許を分析することで、 技術開発の方向性や主要な出願人の動向などについて解説し、さらに要素技術ごとに重要と見られる特許を紹介します。
【聴講無料】イブニングセッション
17:30-19:30　場所：アネックスホールF203
ユーザの立場で語るイブニングセッションが今年も開催決定!!
FPGA/PLD Design Conference 聴講者のみ聴講可能の特別セッションです。
※詳細はEDSFairオフィシャルメールでも紹介予定。

1月26日(金)

パシフィコ横浜　アネックスホールF203
10:30-12:00  セッション5【解決編】
高速高周波に対応したボード設計の勘所
株式会社トッパンNECサーキットソリューションズ　設計部
金子 俊之 氏
システム電源の低電圧化、多電源化、大電流化に伴い、基板の電源設計が複雑かつ、 電気特性を左右する重要な要素として注目されています。 ここでは、DC-DCを実装する際の基板設計注意点などの電源設計を中心に、 基板上の高周波高速信号の伝送特性を向上するための設計手法や後戻りをしないための設計手法について発表していきます。
13:20-14:50  セッション7【解決編】
FPGAの高速I/Oを使いこなす
東京エレクトロンデバイス株式会社　PLDソリューション事業部　PLDソリューション部
鈴木 正人 氏／野口 竜洋 氏
最近の電子機器の発展に伴い、機器が処理しなければならない情報量は増加しています。 本講座では、外部IFにSSTL2を用いて667Mbpsの速度を実現したDDR-SDRAMコントローラ回路、LVDSを用いた1Gbpsでの転送、 また、高速シリアルI/OであるRocketI/Oを用いた6Gbpsでの転送などを例に、高速I/Oの具体的設計事例を基に設計の注意点とトラブル解決方法を解説します。
15:50-17:20  セッション9【将来編】
知らないと損をするFPGA消費電力対策
熊本大学　大学院　自然科学研究科　情報電気電子工学専攻　教授　末吉敏則氏
ザイリンクス株式会社　テクニカルサポート本部　担当課長　中西 郁雄 氏
FPGAの集積度や動作周波数が上がるに伴って消費電力が急増し、FPGAの泣き所ともなっています。 ここではFPGAの消費電力を取り上げ、その基礎知識を解説すると共に、ユーザが実装設計段階で 取り得る消費電力削減手法を紹介し、その効果を明らかにします。 また、FPGAは実装される回路によって消費電力が変わるため、消費電力の見積りが重要となります。 そこで、FPGAベンダが提供する消費電力見積りツールの活用事例を併せて解説します。
パシフィコ横浜　アネックスホールF204
10:30-12:00  セッション6【解決編】
ASICと比較したFPGA設計のポイント
株式会社メディアグローバルリンクス　設計開発部　ゼネラルマネージャー　中村 和則 氏
ヒロコン株式会社　九州研究開発センター　所長　西川 智洋 氏
最近のFPGAデバイスは、我々に身近な製品にまで採用されています。これまでASICを多く利用してきた箇所にも、 FPGAを量産採用するケースが目立ってきています。そこで、FPGAを実製品に活用する利点を、2社の異なる視点から解説します。 特に、ASICと比較したコスト・設計手法などの面での差異や長短所、および今後のFPGAに期待すること、課題について述ます。
13:20-14:50  セッション8【解決編】
プロセッサを搭載するFPGAの活用法とデバッグの実際
株式会社アットマークテクノ　代表取締役
実吉 智裕 氏
組込みシステムを開発するにあたって、プロセッサを搭載したFPGAを採用する事例が増えています。 市販のプロセッサを採用する場合と比較し、FPGAならではの活用法やメリットについて紹介します。 また、プロセッサを搭載したFPGAのシステムを開発する際に起こる固有な問題と、最新ツールを用いたデバッグ手法について解説します。
15:50-17:20  セッション10【解決編】
SystemVerilogによるハード/ソフト設計技術者の協調開発
富士ゼロックス株式会社　オフィスプロダクト事業本部　コントローラーハードウェア開発部
宮下 晴信 氏
システム開発言語であるSystemVerilogがFPGA開発において安価に活用できる状況になってきています。 本講演ではSystemVerilogの標準化の背景や経緯を踏まえ、いかに実際のシステム開発に役立てることができるか、 そしてFPGA開発に活用が可能な有効活用実例としてハード/ソフト技術者による協調開発のノウハウについて紹介します。

※ プログラムに変更が生じる場合がありますので、あらかじめご了承ください。