ホーム » コンファレンス情報 » IPフリーマーケット

IPフリーマーケット

今年は、大学・産業界から合計9件の投稿をいただき、自慢のIPのプレゼンテーションを行っていただきます。 設計期間の短縮が叫ばれている中で、必要なIPを是非探してみませんか!?

IP(Intellectual Property) フリーマーケット(ポスター展示&プレゼンテーション)

1月25日(木)
11:30〜12:55
場所 アネックスホールF201号室
聴講 無料
内容 プレゼンテーション

※上記時間以外はポスター展示(セッション)となります。


1月26日(金)
10:00〜18:00
場所 展示ホール 1Fコンコース
聴講 無料
内容 ポスター展示(セッション)

【1月25日(木)】

特別プレゼンテーション
11:30〜12:00
「IPの実態と調達のノウハウ」〜IP導入の問題点と勘所〜
株式会社スピナカー・システムズ 片桐 徹 氏
IPは、SoC/FPGA設計に不可欠な要素となってきましたが、実体のあるデバイスや機器とは異なり、 バーチャルなコンポーネントとも呼べる半製品です。そんな半製品のIPであるため、いい加減な調達をすると、 思わぬ問題に突き当たり、IPの導入が逆に設計コストや期間の増加をもたらすこともあります。 IPを正しく選択し、迅速に導入するノウハウ、IPの導入力は、設計プロジェクト成功の為の重量なキーワードです。
12:00〜12:05
HX2180 (128 channel RiB IP) 【通信制御】
ホロン株式会社 田中 基夫 氏、八幡 和彦 氏
RiBiPの機能を拡張して、より広い範囲のアプリケーションへの対応を想定したHX2180のIP。
12:05〜12:10
GORGON 【FPGA評価ボード】
ホロン株式会社 八幡 和彦 氏
100K Gates On Your Palmがコンセプトの小型FPGA評価ボード。論理回路、LSI設計の学習ツール、IPの検証、販促用ツール、そして機器組込みモジュールとしての使用を想定しています。
12:10〜12:15
SUSUBOX 【同人ハード、フリーハードウェア、インターフェース】
すすたわり 氏、一石 氏
本プロジェクトは、2004年度第6回LSI IPデザイン・アワード開発助成大学部門研究助成賞を受賞しています。
また、独立行政法人情報処理推進機構2005年度下期未踏ソフトウェア創造事業に採択されました。
12:15〜12:20
SY-DDR2 【メモリインターフェース(DDR2-SDRAM)】
株式会社システックLSI テクノロジーセンター 河合 孝真 氏
本IPは弊社が培ってきたDDR2-SDRAM インターフェースのノウハウが詰まっており、多くの基板で動作実績があります。
サポートにおいても経験豊富な技術スタッフが担当しており、今まで購入いただいたお客様にも好評いただいております。
DDR2-SDRAMを初めてお使いになる方も是非お気軽にご相談ください。
12:20〜12:25
毎サイクル再構成/実行が可能な動的再構成型プロセッサ 【プロセッサコア】
広島市立大学 谷川 一哉 氏、弘中 哲夫 氏
FEAL暗号処理において、UltraSPARC-III 750MHzと比較し,実行時間は0.82倍と悪化する結果になったが、 トランジスタ数ではUltraSPARC-IIIプロセッサのわずか3.8%で実現でき、単位面積あたりの相対性能では21.5倍の性能向上を達成しています。
12:25〜12:30
再構成型PARSアーキテクチャ用コンパイラ 【設計支援ツール】
広島市立大学 羽田 隆二 氏、谷川 一哉 氏、弘中 哲夫 氏
本IPはソフトウェア開発の容易化を達成するため、高級言語をサポートし、コンパイル時間を高速化できる最適化が備わっています。
また、本IPのコンパイラの構成は、C言語から中間コードへ変換するフロントエンド部と中間コードからアーキテクチャの資源への配置配線を行うバックエンド部からなり、それぞれ独立に開発されています。 そのため、他のフロントエンドコンパイラの流用も可能です。
12:30〜12:35
Tsunami ボード用画像処理IP群 【画像処理】
株式会社ソリトンシステムズ 富田 孝造 氏
●FPGA IPはVHDLソースコードが提供されるので、ユーザサイドでカスタマイズ可能。
●アルテラ社FPGAの内部バスAVALONに接続されたIPブロックなので、アルテラ社の開発環境SOPC Builderで取り扱い可能。
●本IPを利用したGEファナック社Tsunamiボード用サンプルデザインおよびサンプルアプリケーションも提供するので、入力画像としてカメラもしくはPC上の静止画像を使って、PC上で動作を確認することができます。(GEファナック社Tsunamiボードは別途用意する必要があります。)
12:35〜12:40
NIOS 専用浮動小数点演算器 【演算器】
オープンハード株式会社 R&D センター 園田 豊 氏
信号処理分野等のアルゴリズム検証の演算では、浮動小数点にてシミュレーション確認を行うことが一般的であります。
また、C言語よりハードウェア化する上位論理合成ツールも普及して来ました。
このような背景や、固定小数点演算では、丸めの誤差による影響が無視出来ないアプリケーションの為に本IPを提供致します。
12:40〜12:45
LDPC 【通信・誤り訂正】
株式会社沖ネットワークエルエスアイ 今井 忠男 氏
IEEE802.16e(WiMAX)に準拠するLDPC符号のエンコーダ、デコーダIPでBit-serial BP符号アルゴリズム採用により高スループットを実現。各種カスタマイズにも対応。
12:45〜12:50
CANインターフェース および 簡易DEVICE NET のプロトコル 【インターフェイス】
有限会社FPGAインフォメーション 小山 忠昭 氏
FPGAで実現したCANインターフェースおよび、簡易デバイスネットFPGAにCANのPHYチップをつけるだけで、動作することが、できます。IPの動作は、VHDLでかかれていますので、他のIPとの接続や、ソフトプロセッサーなどの、CPUとのインターフェースも容易に可能です。送信データは、IPに対して、送信バイト数、ID、送信データ等をセットすれば、CANのIP自体が自動的に回線状況を、よみとり、正常に送信終了するまで、自動的に送信します。受信も、全てのCANパケットを取り込むことも、可能ですし、フィルターをつけて、必要なIDのパケットだけ、取り込むことも可能です。アプリケーション例として、FPGA内部にPICOBLAZEを採用して、デバイスネットのスレーブ(I/O)も実現しています。
12:50〜12:55
HD動画伸張エンジン&高速描画プロセッサ IPコア 【ビデオグラフィックス】
株式会社テクノマセマティカル 田中 正文 氏
テクノマセマティカルのHD動画伸張エンジン&高速描画プロセッサIPコアは、複数HD動画の同時伸張処理を行うことができ、フルHD・UXGAクラス以上の大画面高速同時描画に対応した高画質・多機能なビデオグラフィックスエンジンです。
動画コーデックとしては、MPEG2やH.264等の国際標準規格をはじめとして、TMC独自のDMNAアルゴリズムを用いた動画圧縮技術を選択可能であり、最終製品・システムの用途に合わせて柔軟にビデオプロセッサを開発することができます。
数学的手法を駆使した独自アルゴリズム「DMNA」を用いて、演算の負荷を劇的に削減しています。これにより、ゲート規模の大幅な削減と高速・高画質・低消費電力を同時に実現しました。