Electronic Design and Solution Fair 2007
 
伊藤忠テクノソリューションズ(株)
ITOCHU Techno-Solutions Corporation
104
 
 
所在地 〒141-8522
東京都品川区大崎1-2-2 アートヴィレッジ大崎セントラルタワー
ART VILLAGE OSAKI CENTRAL TOWER, 1-2-2, Osaki, Shinagawa-Ku, Tokyo 141-8522 Japan
連絡先 DFTシステム課
Design Foundation Technology System Section
TEL:03-6417-5435
FAX:03-5434-0054
E-mail:dftsg@ctc-g.co.jp
URL:http://www.ctc-g.co.jp/~EDA/edsf2007/index.html
出展物紹介 新生、伊藤忠テクノソリューションズ初参加に合わせた、新企画、新製品をご用意して皆様の来場を心からお待ち申し上げております。是非、弊社ブースにお立ち寄りください。

本年度の出展ハイライト
□ESL検証環境とインターフェース可能なハードウェア・エミュレータ
□データ・プロトコル回路検証をサポートしたアサーション・ベース静的検証ツール
□DFMルールを考慮した、セルデザインデータ自動生成ツール
□リソグラフベースのゲート長キャリブレーションを応用したリーク電流削減ツール
□プロセスばらつきを考慮したタイミングモデル作成とSSTAアプローチのご紹介
□ルール&モデルベースエンジンを搭載した次世代ハイブリット・ダミー挿入&CMPチックネスバリエーション解析ツール
□次世代標準フォーマット”OASIS”をサポートしたポリゴン・ビューワー
□45nmプロセスに対応した半導体静電破壊防止技術のご紹介
□H.264のビットストリームデータを提供するテストスイート
出展者セミナー  
伊藤忠テクノソリューションズ(株)
1月25日(木) DM4  10:30 〜 11:15
EVE社超高速エミュレータZebu-XXL
竹内 大輔氏 (伊藤忠テクノソリューションズ
DFTシステム課
本セッションでは、EVE社が提供する最新シリーズ”ZeBu-XXL”についてご紹介します。
ZeBu-XXLはZeBu-XLの後継機としてリリースされた大規模LSI向けASICエミュレータです。
ZeBuシリーズのアーキテクチャをそのまま継承し、Virex4を搭載することによるデザイン容量、エミュレーションスピードが向上したEVE社の最新製品の紹介ご紹介します。


1月25日(木) DM4  11:30 〜 12:15
RealIntent社データプロトコル転送回路検証のアプローチのご紹介

野口 訓氏 (伊藤忠テクノソリューションズ
DFTシステム課
課長)
本セッションでは、アサーション・ベースのフォーマル検証技術をデータ伝送プロトコル回路検証に適用した、RealIntent社のEnvisionファミリーをご紹介します。Envisionは、PSL、SVA等の標準プロパティ言語をサポートしたCONQUEST、 静的論理カバレッジASCENT、同期調停検証のCLOCK INTENT VERIFICATION、タイミングの例外制約検証のPureTimeで構成されます。シミュレーションで確認が難しい、プロトコル中のバスサイクの不調、ハザート信号の伝播防止、信号収束の発見などの先進機能を中心にご紹介いたします
1月26日(金) DM6  10:30 〜 11:15
システムLSI At-speed On-chip デバッグのためのIPソリューション
Dave Miller氏 (Vice president of Application and Support DAFCA Inc.)
"At-Speed, In-System SoC Functional Validation using On-Chip,
Re-configurable Instrumentation IP”

DAFCA, Inc. is an EDA software company focused on post-silicon SoC validation, debug, and in-system bring-up. DAFCA’s software tools allows design teams to seamlessly incorporate our patented reconfigurable infrastructure IP into their devices, pre-silicon, in order to observe, discover, and diagnose at-speed, in-silicon functional behavior. Physical device validation and debug is the most expensive and unpredictable stage of design implementation; DAFCA tools lead to dramatically lower and more predictable development costs, and help our customers to accelerate product revenue.

The ClearBlueTM Instrumentation Studio is a powerful, easy to use, pre-silicon environment for insertion of reconfigurable instruments directly into RTL. The ClearBlueTM Debug Environment offers a wide spectrum of in-system, at-speed analysis capabilities, including logic analyzers, event-based and assertion-based debug, and performance monitoring. ClearBlue is compatible by design with all major EDA tool flows.

1月26日(金) DM4  14:30 〜 15:15
Sarnoff Europe社のESDソリューション”TakeCharge”のご紹介
Henk De Blaere氏 (Director, Business Dev., Sales & Marketing
Sarnoff Europe)
本セッションでは、Sarnoff Europe社がライセンスする半導体静電破壊防止技術”TakeCharge”について、そのメリットとビジネスモデルを中心にご紹介します。
TakeChargeは、65nmに至るまでの最先端CMOSやHV-CMOS、RF、BiCMOS等さまざまなプロセステクノロジーにおいて、シリコン上で実証済みの技術であり、東芝、ソニー、松下、富士通、ルネサス、リコー、沖、新日本無線、セイコーエプソン他多くの主要ICメーカーにライセンスされています。TakeChargeの採用により、大幅な設計リスクの低減とコストダウンに寄与しています。
また、主としてファブレスメーカー向けに、最適化済みのIOライブラリソリューション”TDK”や特定のプロダクト(または特定のPIN)向けのポイントソリューションである”TDS”についてもご紹介します。
1月26日(金) DM4  15:30 〜 16:15
DFMチュートリアル

小西 英範氏 (伊藤忠テクノソリューションズ
DFTシステム課
本セションは、DFM技術、ソリューションの最新動向を報告します。
□DFMルールを考慮した、セル・データ自動生成フロー
□リソグラフ・ベースのゲート長キャリブレーションによるリーク電流削減アプローチ
□プロセスばらつきを考慮したタイミング・モデル作成&SSTA適用フロー
□ルール&モデルベース、ハイブッリトベース・ダミー・フィラー挿入&最適化、CMP平坦度ばらつきの見積り、解析アプローチ

プレスリリース ・CTC、米Sarnoff社のH.264規格適合検証用ツール(2006/12/7)
   
   



 
 




日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております