Electronic Design and Solution Fair 2007
 
日立情報通信エンジニアリング(株)
Hitachi Information & Communication Engineering, Ltd.
004
 
 
所在地 〒220-6122
神奈川県横浜市西区みなとみらい2-3-3クイーンズタワーB 22F
連絡先 テクノロジ営業部

TEL:0465-81-8192
FAX:0465-81-5034
URL:http://www.hitachi-jten.co.jp
出展物紹介 弊社は、LSI、FPGA、ボード、装置の仕様から製造までのワンストップ・サービスをご提供します。電子装置の高性能・高機能・小型化などの市場要求はシステムの複雑化・大規模化を招き、開発期間、設計品質、コストが重要な経営課題となっています。これらの課題に対し、ESL設計、IP、FPGA利用設計、タイミング設計、管理技法などを統合した開発プラットフォーム「EDIT」、実機に近い動作速度での高精度な検証およびハード・ソフトの協調検証を実現するコンパクトで大容量な検証プラットフォーム「LogicBench」、JPEG2000などカスタマイズ容易な論理IPコア、ソフトのハード化によるアプリケーション高速化、システムLSI設計・製造サービスなど、経験豊富な設計・検証エンジニアとのシナジー効果によるソリューションをご紹介します。
出展者セミナー  
日立情報通信エンジニアリング(株)
1月25日(木) DM2  12:30 〜 13:15
デザイン・イノベーション・プラットフォーム「LogicBench」
―アプリケーション高速と組込みシステム開発期間短縮を実現―

森脇 郁氏 (エレクトロニックデザインサービス事業部
LogicBenchセンタ
シニアスペシャリスト)
LogicBenchは高密度実装モジュールに複数のFPGAを搭載した
コンパクトかつ大規模論理対応の検証プラットフォームであり、
実機に近い動作速度での高精度な検証およびハード・ソフトの協調検証環境を提供する。
また、専用分割ツール、SystemC/C++/C/論理シミュレータとの連動ボードを備え、
C高位合成ツール、ARMプラットフォームとの即時連動も可能である。
これにより組込みシステム開発の革新的期間短縮、品質向上、コスト削減が図れるとともに、
アプリケーションの高速化にも活用できる。
本セミナーではLogicBenchを利用した設計・検証手法、周辺ツール/ボード、適用例などを紹介する。
1月25日(木) DM5  12:30 〜 13:15
完全自社開発!「画像処理系IPコア」
上嶋 利明氏 (エレクトロニックデザインサービス事業部
デザイン&コンサルティング本部
画像処理設計2部
副部長)
本セミナーではJPEG2000コーデック他の画像処理系IPを紹介する。
すべて日立情報通信エンジニアリングによる自社開発品、各種カスタマイズ、検証要求にも的確に対応可能。
画像処理IP、DDRメモリコントローラIPの活用を例にしたLSI開発環境についても紹介する。
1月26日(金) DM3  12:30 〜 13:15
デザイン・イノベーション・プラットフォーム「LogicBench」
―アプリケーション高速と組込みシステム開発期間短縮を実現―

森脇 郁氏 (エレクトロニックデザインサービス事業部
LogicBenchセンタ
シニアスペシャリスト)
LogicBenchは高密度実装モジュールに複数のFPGAを搭載した
コンパクトかつ大規模論理対応の検証プラットフォームであり、
実機に近い動作速度での高精度な検証およびハード・ソフトの協調検証環境を提供する。
また、専用分割ツール、SystemC/C++/C/論理シミュレータとの連動ボードを備え、
C高位合成ツール、ARMプラットフォームとの即時連動も可能である。
これにより組込みシステム開発の革新的期間短縮、品質向上、コスト削減が図れるとともに、
アプリケーションの高速化にも活用できる。
本セミナーではLogicBenchを利用した設計・検証手法、周辺ツール/ボード、適用例などを紹介する。
1月26日(金) DM6  12:30 〜 13:15
完全自社開発!「画像処理系IPコア」
上嶋 利明氏 (エレクトロニックデザインサービス事業部
デザイン&コンサルティング本部
画像処理設計2部
副部長)
本セミナーではJPEG2000コーデック他の画像処理系IPを紹介する。
すべて日立情報通信エンジニアリングによる自社開発品、各種カスタマイズ、検証要求にも的確に対応可能。
画像処理IP、DDRメモリコントローラIPの活用を例にしたLSI開発環境についても紹介する。

プレスリリース ・C言語ベースのシステムLSI設計・システム検証環境の連携〜「CyberWorkBench」と「LogicBench」の連携でC言語システム設計を強化〜(2007/1/23)
   
   



 
 




日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております