Electronic Design and Solution Fair 2007
 
イノテック(株)
INNOTECH CORPORATION
703
 
 
所在地 〒222-8580
神奈川県横浜市港北区新横浜3-17-6
3-17-6 ShinYokohama Koukoku-ku Yokohama-shi Kanagawa, Japan
連絡先 ICソリューション本部
IC SOLUTION B.U.
TEL:045-474-2307
FAX:045-474-2395
E-mail:ics-promo@innotech.co.jp
URL:http://www.innotech.co.jp
出展物紹介 ●Arteris
複雑なSoCにおいてNetwork on Chip(NoC)を実現する
ためのEDAツールとIPライブラリを提供
●Beach Solutions
IPのレジスタ管理及び各種設計ビュー(HW、SW、ドキ
ュメント、テスト等)の自動生成
●ChipVision
動作記述レベル(ESL)における効果的な消費電力解析
とアーキテクチャ探求ツール
●eASIC
マスク費用フリー 90nm ASIC!試作・量産ASICを短納期
・低価格で提供
●Jazz Semiconductor
先進のSiGeBiCMOS/RFCMOS/PowerCMOSプロセスが
強みのファウンドリです。高周波および高耐圧用LSIの
設計製造に最適
●Target Compiler Technologies
アプリケーション特化命令セットプロセッサ(ASIPs)の
設計とSW開発環境を自動生成するEDAツール
●Triant Technologies(2005)
プロセス装置をリアルタイムにモニターし、独自のモデリング手法により異状を検出するソフトウエア

出展者セミナー  
イノテック(株)
1月25日(木) DM5  11:30 〜 12:15
次世代のオンチップ・インターコネクト
〜Network on Chip(NoC)ソリューション〜

Xavier Leloup氏 (Arteris Inc.
Solutions Architect)
SoC内で使用されるIPコアの数や、種類が増加するに従い、従来のバスにIPを接続しては通信の管理、パフォーマンス要求を満たすことは非常に難しくなってきています。Arteris社は、これらの問題を解決するネットワーク・オン・チップ(NoC)ソリューションを提供します。このセミナーでは、開発するSoCの要求を満たすNoCを如何に探索し、実装していくかをご覧頂きます。
1月25日(木) DM5  14:30 〜 15:15
仕様ミスによる設計イタレーションを軽減するためのESL-IPリユース設計環境のご紹介
Simon Rance氏 (Beach Solutions, Inc.
Director of Global Applications and Services)
Beach社のEASI-Toolsは、SOC内に必要なIP及び
システム・インターフェースの仕様入力から、検証,
デバイスドライバ、ドキュメント生成を含む設計
ファイルの自動生成ツールです。本セミナーでは、
Beach製品の概要説明の他、国内外を問わず、導入
されている顧客の運用事例をご紹介致します。
1月25日(木) DM5  15:30 〜 16:15
アプリケーション特化命令セット・プロセッサ(ASIPs)の設計とプログラミングのためのリターゲッタブル設計ツール
Gert Goossens氏 (Target Compiler Technologies N.V.
CEO)
組込みSoCは性能、柔軟性、消費電力、設計期間等
多くの複雑な機能を最適なバランスで統合します。
汎用プロセッサの従来モデルではもはや十分では
ないかもしれません。
このセミナーでは組込みSoCの計算ノードとしてアプ
リケーション特化命令セット・プロセッサ(ASIPs)の概念を議論します。ASIPsのアーキテクチャ探索、HW合成、SW開発、検証環境を提供する新しいリターゲッタブルなツール群を概説します。

   
   



 
 




日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております