Electronic Design and Solution Fair 2007
 
サガンテック・ノース・アメリカ・インク
Sagantec North America, Inc.
413
 
 
所在地 〒108-6028
東京都港区港南2-15-1 品川インターシティA棟28階
28F, Shinagawa Intercity A, 2-15-1, Konan, Minato-ku, Tokyo
連絡先 日本支店
Japan Office
TEL:03-6717-2843
FAX:03-6717-4545
E-mail:tomita@sagantec.com
URL:http://www.sagantec.com
出展物紹介 世界初 日本発 新製品
サガンテック社は最先端プロセス技術において短期間でシリコンに仕上げる設計技術を提供しております。弊社のEDA製品は、物理的設計再利用、自動プロセスマイグレーション、DFM最適化などの技術で、新しい半導体技術の導入完了までの時間を飛躍的に短縮します。弊社のマイグレーションツールは、最先端の技術、または同じ世代の異なるプロセスへ設計を変更する場合に使用されます。具体的な製品としては、既存レイアウト・トポロジーを利用して、変更されたデバイスパラメーターや追加されたアナログ制約をレイアウトに自動で反映する"Anaconda"、自動でデザインルール違反箇所を発見・修正し、レイアウトの品質を向上させる"SiFix"、フルカスタムレイアウト設計を自動化するための"SiClone"などがあります。また、サガンテック社のDFMソリューションは、物理的設計の最適化により、高い歩留まりの半導体生産を促進します。
出展者セミナー  
サガンテック・ノース・アメリカ・インク
1月25日(木)
世界初
DM1  16:30 〜 17:15
Layout migration and optimization : Enabling faster adoption of new process technology
Marc Dingenen氏 (Sagantec社 Technical Staff)
65nm・45nmの設計は、複雑でリスクがあり、またコストのかかる作業です。しかし、革新的なレイアウト・マイグレーションやオプティマイゼーションの技術を使うことによって、設計者は設計期間のTATを短縮したり、実行上のリスクを低減させることができる。本セミナーでは、サガンテック社の技術を紹介し、微細化の最先端で、どのように実行時間を短縮させることができるかを紹介する。
1月26日(金)
新製品
E205  16:30 〜 17:15
DFM-Fix : Integrating layout correction in the design to mask flow
Johan Peeters氏 (Sagantec社 Technical Staff)
今日のデザインフローは、65nm・45nmのプロセスにおいてリソグラフィや製造向けに最適化されていない。リソグラフィ後の“ホットスポット”は、TATの長期化、マスクの作り直し、また初期歩留まりの低下という結果を招く。この問題を解決するために、モデリング・解析、そしてレイアウト自動修正が重要である。本セミナーでは、サガンテック社のホットスポットを修正するツール“DFM-Fix”を紹介する。

プレスリリース ・Sagantec Establishes Direct Office in Japan(2006/11/16)
   
   



 
 




日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております