Electronic Design and Solution Fair 2007
 
日本シノプシス(株)
Nihon Synopsys Co., Ltd.
003
 
 
所在地 〒140-0014
東京都品川区大井1-28-1住友不動産大井町駅前ビル
Sumitomo Fudosan Oimachi Ekimae Bldg., 1-28-1, Oi, Shinagawa-ku, Tokyo 140-0014, Japan
連絡先 フィールド・マーケティング・グループ
Field Marketing Group
TEL:03-5746-1780
FAX:03-5746-1781
E-mail:mkg_info@synopsys.co.jp
URL:http://www.synopsys.co.jp
出展物紹介 ★★★★★★★★★★★★★★★★★★★★★★
シノプシス スイート・デモ事前登録受付中!
ブースではスタンプラリーアンケートを実施。
すてきな記念品に加え、今話題のUSBワンセグ
テレビチューナーが当たるチャンス!
http://www.synopsys.co.jp/edsfair07/index.html
★★★★★★★★★★★★★★★★★★★★★★

シノプシスは、お客様の生産性(Productivity)、性能(Performance)、予測性(Predictability)の向上を支援するソリューションをご提供いたします。複雑な設計に潜む課題 - タイミング、面積、低消費電力、テスト性、歩留まりなど - をコンカレントかつ自動に最適化する、完全に統合されたプラットフォームをご紹介します。65nm以降のSoC設計で「予想通りの成功」を収めるために必須となる、相互に高い相関性を確保した設計ツール群をご覧ください。
スイート・デモの当日受付も承っています。是非ブースにお立ち寄りください。

■Galaxyデザイン・プラットフォーム
デザイン収束(エリア/タイミング/パワー/テスト/イールド解析/スタティスティカル・タイミング解析)、サインオフ(STA/SI/RC)、Design for Yieldを実現。

■Discoveryベリフィケーション・プラットフォーム
バグ根絶検証環境(SLD/マルチ言語/アサーション/検証用IP/カバレッジ/テストベンチ/フォーマル検証/AMS)を実現。

■Design for Manufacturingソリューション
先進のDesign for Printability & Manufacturability (OPC/PSM/LRC/フラクチャリング/TCAD/マスク検証)、プロセスのバラツキを考慮したDesign for Manufactuingを実現。
プレスリリース ・OKI、DFT MAXの採用によりテスト品質向上を促進(2007/1/23)
・シノプシス、OSCIが注力しているSystemC TLM 2.0標準化のためにバーチャル・プラットフォーム・テクノロジを提供(2007/1/23)
・ルネサス テクノロジ、シノプシスのVCSソリューションとVMMメソドロジを採用(2007/1/9)
・STARC、新しい65nmプロセス設計メソドロジにシノプシスのDesign Compilerトポグラフィカル・テクノロジを採用(2006/12/15)
・三洋、DFT MAXの採用によりテスト品質向上を促進(2006/12/15)
   
   



 
 




日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております