Electronic Design and Solution Fair 2007
 
(株)半導体理工学研究センター (STARC)
Semiconductor Technology Academic Research Center
606
 
 
所在地 〒222-0033
神奈川県横浜市港北区新横浜3-17-2
友泉新横浜ビル6F
連絡先 企画部

TEL:045-478-3300
FAX:045-478-3310
E-mail:edsf2007_0125@starc.or.jp
URL:http://www.starc.jp
出展物紹介 SoC設計技術の世界標準を目指して、STARCを中心とする企業間ネットワークでの取組みと、あすか競廛蹈献Дトでの最新技術成果を、パネル展示とデモ紹介、ブース内セミナーでご紹介します。

【SoC設計技術標準化】
●企業間ネットワークで拡大するSTARC設計技術標準
 ・IP機能検証ガイド
 ・RTLスタイルガイドとSTARC認定SoC設計技能検定
  試験
 ・トランジスタモデルHiSIM2の実用化
 ・IEEE標準STIL活用ガイド
●スターシャトルの実績と進化する設計環境
 ・90nm技術によるシリコン検証手段の提供
 ・新開発の設計デザインキット

【最新技術紹介】
●STARCAD-CEL
 ・65nm世代最先端システムLSIにおけるプロセスフレ
  ンドリー設計へのチャレンジ
●STARCAD-Clousou
 ・SDQMによる高品質ディレイテストの実現
●STARCAD-SLD
 ・TLM標準化によるTL設計の普及
 ・高位メソドロジ紹介

【大学共同研究・教育】
●大学との共同研究、LSI設計教育
 
出展者セミナー  
(株)半導体理工学研究センター (STARC)
1月25日(木) F201  13:30 〜 14:15
「STARCを中心とした企業間ネットワークで
 SoC設計技術の世界標準を目指す」(1)

 古井 芳春氏 (企画部 部長代理)
 武智 真氏
(開発第3部 SoCプラットフォーム推進室 室長)
【SoC設計技術標準化(ネットワーク)】

(1)企業間ネットワークで拡大するSTARC設計技術標準
  ・機能検証技術の重要性とその標準ガイドの一般公開に
   向けての策定を紹介します。
  ・トランジスタモデルQA基準制定とHiSIM2モデルの
   実用環境整備を説明します。
  ・IEEE標準STIL活用ガイドを紹介します。

(2)スターシャトルの実績と進化する設計環境
  ・スターシャトルの約3年にわたる実績と、新たに開発した
   設計デザインキットを紹介します。
 
1月25日(木) F201  14:30 〜 15:15
「STARCを中心とした企業間ネットワークで
 SoC設計技術の世界標準を目指す」(2)

 西口 信行氏 (執行役員開発第1部長)
 相京 隆氏
(開発第2部 テスト&故障解析開発室 室長)
 武井 勉氏
(開発第2部 高位設計開発室 チームリーダー)
【最新技術紹介】

(1)65nm世代最先端システムLSIにおけるプロセスフレンドリー
  設計へのチャレンジ
  ・65nm世代における課題と解決に向けての活動と、
   5年間のプロジェクトとして45nm、32nm世代環境開発に
   向けての取組みを紹介します。
(2)SDQMによる高品質ディレイテストの実現
  ・SDQMの概念とそれを用いた高品質ディレイテスト方式を
   説明します。
(3)TLM標準化の動向
  ・TLM標準化各団体の動向を技術的な側面から説明します。
 

   
   



 
 




日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております