ホーム » プレスルーム

プレスリリース

ケイデンスのEncounter RTL Compiler、シンセシス・テクノロジにおいて業界をさらにリード(2006/12/20)

Encounter RTL Compilerの先端的なグローバル・シンセシス・テクノロジが実行時間、チップ・コスト、および消費電力を大幅に改善

電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、社長兼CEO:Michael J. Fister(マイケル・J・フィスター)、日本法人 本社:神奈川県横浜市、社長:川島良一、以下ケイデンス)は、12月19日(米国現地時間)、グローバル・シンセシス・テクノロジを備えたケイデンスのEncounter® RTL Compilerソリューションを強化し、設計者が、より競争力がありコスト効率の良い半導体デバイスを開発できるようになったと発表しました。 新しいEncounter RTL Compilerバージョン6.2は、画期的なグローバル・フォーカス・アルゴリズムによりQuality of Silicon(QoS:チップ・サイズ、スピード、消費電力など、設計の品質改善を詳細配線レベルまで計測する新しい尺度)を10パーセント又はそれ以上改善し、シンセシスの実行時間を50%近く短縮します。

Encounter RTL Compiler のグローバル・シンセシスは、何百件ものテープアウト事例を通じ、パフォーマンスの改善、チップ・サイズや消費電力の削減、そして配置・配線を通じたより迅速な設計の収束を達成することが実証されています。その結果、あらゆるタイプの設計に対して一貫した比類のないQoSが実現します。 Encounter RTL Compiler のグローバル・シンセシスは、設計の初期段階で周波数やチップ・サイズ、そして消費電力などの複数の目標を同時に最適化し、多電源に対応した機能を提供します。

今回の機能強化は、有線ネットワーキング、ワイヤレス・ストレージ、画像、および家電向けプロセッサなどを含むすべての市場において、設計者にメリットをもたらします。ケイデンスは既に各市場におけるテスト結果を得ており、一例として、Bay Microsystem社によって開発されたChesapeake™ ネットワーク・プロセッサが挙げられます。
先端的なグローバル・シンセシスの新しい機能は、セグメント化されたEncounter RTL CompilerのL, XL, およびGXL 製品群に含まれています。

各社コメント:
Tony Chiang氏(Bay Microsystems社、Sr. Vice President):
「Encounter RTL Compiler XL のグローバル・シンセシス・テクノロジは、我々のChesapeakeTMプロセッサの開発を成功させる上で、不可欠でした。我々は、トップ・ダウン方式で150万ものインスタンス・ブロックのシンセシスを行うことができ、そのおかげで設計者の生産性は向上し、製品の市場投入期間が短縮されました。また、Encounter RTL Compilerのマルチ・オブジェクト最適化技術により、チップ・サイズを最低限に抑えながら、厳しい周波数の目標を達成することができました。新しいバージョン6.2は、従来に比べチップ・サイズおよび消費電力を約5%削減し、実行時間を大幅に短縮しています。我々はこれらの機能強化のメリットを活用できる機会を楽しみにしています。」

Eka Laiman氏(Magnum Semiconductor社、Principal Engineer)
「我々は、Encounter RTL Compilerのグローバル・シンセシスが、最も処理時間が短く、フィジカル・インプリメンテーション用に最善のネットリストを生成するため、この製品を使用しています。バージョン6.2では、実行時間が半減し、チップ・サイズと消費電力が大幅に削減されました。この結果により、我々はデジタル・ビデオ用ICの市場において、さらに競争力を高めることができます。」

ケイデンス・コメント:
Pradeep Fernandes(米国ケイデンス、Vice President of Synthesis R&D):
「社内のテスト・ケースや20件以上のお客様の設計データに対して、先端的なグローバル・シンセシス・テクノロジを備えたEncounter RTL Compiler の新バージョン6.2を適用した結果、現バージョンと比べてタイミングやチップ・サイズで平均5%、消費電力においては10%、そして実行時間においては、30%から最高で50%も改善されました。Encounter RTL Compiler のグローバル・シンセシス・テクノロジを使用することにより、設計者はこれまでより迅速に、かつコスト効率良くチップを開発できるようになります。」