ホーム » プレスルーム

プレスリリース

ケイデンスのSystemVerilogの使用が加速(2007/1/11)

150社以上のユーザが、ケイデンスのSystemVerilogを使用

ケイデンス・デザイン・システムズ社は、1月8日(米国現地時間)、SystemVerilogをベースとしたケイデンスの検証ソリューションの使用が、2006年に飛躍的に増大し、150社以上のユーザがSytemVerilogを使用してプロトタイプおよび主流製品の開発を行ったことを、発表しました。
ケイデンスは、SystemVerilogのサポート、多言語機能、ケイデンスのIncisive Plan-to-Closureメソドロジ、そして新しい先進的なSystemVerilogのテクノロジが、この目覚しい増加をもたらしたと考えています。
ケイデンスが行った最新の調査では、57%のユーザがデザイン・コンストラクトを、60%がアサーション・コンストラクトを、そして57%がテストベンチ・コンストラクトにSystemVerilogを使用しています。
SystemVerilogを使用した150社のうち半数以上が、ケイデンスのIncisive検証プラットフォーム上でSytemVerilogを使用して自社の主要製品を開発しています。


設計言語と検証言語がセットとなったSystemVerilogが注目を浴びています。
SystemVerilogは大きく分けて、
  (1)設計記述のためのSystemVerilog-Design 
  (2)制約付きランダム・テスト生成や機能カバレッジなどを記述するSystemVerilog-TestBench 
  (3)アサーション記述のためのSystemVerilog-Assertion 
の3つの部分から構成されています。

複雑化する機能検証を克服するには、カバレッジ・ドリブン検証、アサーション・ベース検証などのさまざまな手法を駆使し、あわせて設計資産の再利用を進めていくことが必須です。SystemVerilogには、これらの手法を用いるための各種構文が用意されています。

ケイデンスのIncisive機能検証プラットホームは、SystemVerilogをはじめとする設計・検証記述の標準言語を幅広い抽象度でサポートし、各種ツールが有機的に連結されている環境を提供することで、これらの手法を実現し、機能検証の効率アップを支援します。

詳細はこちらをご参照ください。
http://www.cadence.co.jp/bana/systemverilog/index2007.html

EDSFair 2007出展詳細サイトアップ!!
詳細はこちら:http://www.cadence.co.jp/edsf2007/

★★★★★★★★★★★★★★★★★★★★★★★
今話題の任天堂のWiiをゲット!! 
アンケートに答えて、毎日3回の抽選会でチャレンジ
★★★★★★★★★★★★★★★★★★★★★★★