ホーム » プレスルーム

プレスリリース

シンプリシティがSynplify DSP ASIC Editionのベータ版を発表(2007/1/22)

業界初で唯一のASICデザイン向けのDSPシンセシスエンジン

半導体設計および検証用ソフトウェアのリーディング・サプライヤであるシンプリシティ株式会社 (東京都渋谷区代々木 新井雅之代表取締役) は本日、新たに「Synplify DSP ASIC Edition」という、ASIC設計者向けの設計生産性にフォーカスし自動化した真のDSPシンセシス・テクノロジを搭載したESL (Electronic System Level) ソフトウェアのベータ版を発表しました。テクノロジに依存しないソリューションを提供するという当社の基本方針に沿ったこの新しいソフトウェアであるSynplify DSP ASIC Editionによって、ユーザは、アルゴリズムレベルで記述されたデザインから高品質のRTLコードを自動的に生成し、さらに、そのデザインをFPGAあるいはASICデバイスのどちらにでも、ダイレクトにインプリメントすることが可能になります。

Synplify DSP ASIC Edition独自のDSPシンセシスの最適化手法は、アルゴリズムのインプリメントを自動化し、手作業による記述に比べエリア効率とタイミングを顕著に改善します。この自動化により、ユーザはデザインをキャプチャし、エリアとスピードのトレードオフを検討し、ターゲットASICテクノロジにインプリメントするのに要する時間を1/10〜1/20に短縮できます。また、最適化エンジンはASIC実装時のエリアを改善するので、その結果としてコスト削減も実現します。日本および米国双方のASIC設計者が新製品のベータテストを行いました。ベータテストを実施した設計者は従来の手入力による設計フローよりもはるかに優れたメリットを体験しています。Synplify DSP ASIC Editionソフトウェアのベータ版を使用しているシンプリシティの顧客は、最大で60%のエリア使用効率を向上することができました。

シンプリシティのマーケティング担当シニア・バイスプレジデントであるAndy Hainesは次のように述べています。「Synplify DSPソフトウェアは、高い設計品質を求めるFPGA設計者の中で大きな成功を収めており、我々はこれと同じ機能をASIC設計者にも提供したいと強く願っていました。Synplify DSP ASIC Editionソフトウェアがもたらす性能と生産性面のメリットは非常に有用であると確信しています。設計者は、DSP機能をインプリメントする際にツールボックスでFPGAあるいはASICのどちらかのテクノロジを選択するだけで良いのです」

性能および生産性面のメリットに加えて、Synplify DSP ASIC Editionはユーザに自動化した検証フローを提供し、サードパーティのメモリやツールもサポートします。Synplify DSP ASIC EditionはFPGAデバイスでASICデザインをプロトタイプするためにFPGA仕様のRTLソースコードを生成することによって、検証フローを自動化します。FPGAの動作速度は非常に高速(通常100MHz以上)なため、FPGAでプロトタイピングを行えば、機能バグをより素早く検出し、複雑な相互作用によって生ずる問題点をより頻繁に観測することが可能になります。また、このソフトウェアは、Synopsys.sdc 制約条件ファイルの生成を含む、サードパーティの論理合成フローや、IPプロバイダのASICメモリなどをサポートしており、Synplify DSP ASIC Editionを用いることで、ユーザがASICデザインフローを変える必要は全くありません。