- 特別企画
新興ベンダエリア
国内外新興企業の最新ソリューションが集まります。プレゼンテーションステージや商談コーナーを併設した展示ブースで、 設計開発者向けに最新情報をいち早くお届けするゾーンです。是非お立ち寄りください。
| 場所 | 展示フロア内(会場図はこちら) |
|---|
■参加出展者
- ADVANCED RFIC (SINGAPORE) PTE LTD
- ADVINNO TECHNOLOGIES PTE LTD
- APRIO TECHNOLOGIES, INC.
- AXIOM DESIGN AUTOMATION
- AZURO, INC.
- BEACH SOLUTIONS INC.
- BITROUTER
- CEBATECH, INC.
- CHIPVISION DESIGN SYSTEMS
- ENTASYS DESIGN, INC.
- HELIC S.A.
- LIBRARY TECHNOLOGIES, INC.
- MUNEDA GMBH
- PYXIS TECHNOLOGY INC
- RIDGETOP GROUP INC.
- SOFTJIN TECHNOLOGIES PRIVATE LIMITED
- SOLIDO DESIGN AUTOMATION INC.
- TARGET COMPILER TECHNOLOGIES
- TENISON DESIGN AUTOMATION
- THE SPIRIT CONSORTIUM INC.
- VERIFIC DESIGN AUTOMATION
- 共信テクノソニック(株)
- サイデンス コーポレーション
- (有)シンテスト・ジャパン
■JEVeCビレッジ
新興ベンダプレゼンテーション
会場内に設置の特設ステージでは、新興ベンダエリアに参加する国内外新興企業 が、次々とプレゼンテーションをおこないます。気になるソリューションは隣接 する新興ベンダーエリアブースで詳細をご確認ください!
- ◆1月25日(木)10:30〜12:23
- 1.ADVANCED RFIC (S) PTE LTD
(To Be Announced) - 2.ADVINNO TECHNOLOGIES PTE LTD
(To Be Announced) - 3.APRIO TECHNOLOGIES, INC.
(To Be Announced) - 4.AXIOM DESIGN AUTOMATION
『Accelerating Functional Verification』
Vice President Sales Mr. Peter Robinson - 5.AZURO, Inc.
『Low Power Clock Implementation』
Vice President of Product Marketing;
Marketing department Mr. Ashutosh Mauskar - 6.BEACH SOLUTIONS INC.
(To Be Announced) - 7.BITROUTER
(To Be Announced) - 8.CEBATECH, INC.
『C-to-RTL Compiler Accelerates ASIC/FPGA Design Cycles』
Marketing Department, ESL Product Manager Mr. John Emmitt - 9.CHIPVISION DESIGN SYSTEMS
『Low Power Specialists - Pre-RTL』
VP of Sales and Marketing Mr. Tim Herbert
- ◆1月25日(木)14:20〜15:35
- 10.ENTASYS DESIGN, INC.
『Power-Centric Design Planning』
President / CEO Mr. Sung-Hwan Oh - 11.LIBRARY TECHNOLOGIES, INC.
『Process variation is here, what do we do about it?』
President Mr. Mehmet Cirit - 12.MUNEDA GMBH
『Design for Manufacturability and Yield with WiCkeD』
Vice President Sales & Marketing Mr. Andreas Ripp - 13.RIDGETOP GROUP INC.
(To Be Announced) - 14.SOFTJIN TECHNOLOGIES PRIVATE LIMITED
(To Be Announced) - 15.SOLIDO DESIGN AUTOMATION INC.
『Transistor-Level Statistical Design and Verification Technology
for Analog/Mixed-Signal, Custom Digital and Memory Designers』
Engineering, Software Engineer Mr. Jeff Dyck
- ◆1月26日(金)11:40〜12:03
- 16.TARGET COMPILER TECHNOLOGIES
『Chess/Checkers: a retargetable tool suite for the design of』
Chief Executive Officer Mr. Gert Goossens - 17.SIDENSE CORPORATION
『128Bitから8Mbitをサポートする、高速リードアクセスのOTPメモリーIP』
Business Development 大川 和昭 氏
- ◆1月26日(金)14:30〜15:32
- 18.(有)シンテスト・ジャパン
『 SynTest社によるテストコスト低減』
ゼネラルマネージャ 村上 道郎 氏 - 19.ケイレックス・テクノロジー(株)
『ケイレックス・テクノロジー株式会社 会社紹介』
代表取締役社長 小篠 隆宏 氏 - 20.(株)数理システム
『数理システム開発製品のご紹介』
科学技術部 井熊 啓 氏 - 21.Tenison Design Automation
(To Be Announced) - 22.VERIFIC DESIGN AUTOMATION
『EDA Component Software』
Verific Design Automation / Spinnaker Systems Mr. Yasushi Yamamoto