ホーム » コンファレンス情報 » システム・デザイン・フォーラム2008

システム・デザイン・フォーラム2008

社団法人電子情報技術産業協会(JEITA)EDA技術専門委員会では、毎年、最新EDA技術の普及促進を目的としてシステム・デザイン・フォーラムを開催しております。その中で今年は、「SystemCユーザ・フォーラム2008」に加えて、最近、話題となっておりますシステムLSIの低消費電力設計向け言語の標準化動向の紹介と論議を行う「Power Format フォーラム」を新たに開催します。
SystemCユーザ・フォーラム2008では、OSCI(Open SystemC Initiative)によります最新のSystemC標準化動向とトランザクション・レベル・モデリング向けライブラリであるTLM2.0のチュートリアル、JEITA SystemCワーキング・グループによりますTLM2.0に関する取り組みの報告、およびユーザからの設計適用事例のご紹介をいたします。是非、システムLSI設計の最先端状況の把握と、論議の場としてお役立てください。
Power Formatには、Unified Power Format(UPF)とCommon Power Format (CPF)の二つの標準化活動が進められているところから、今後の動向が非常に懸念されております。そこで、Power Format フォーラムでは、半導体理工学研究センター(STARC)からの最新の低消費電力設計技術と標準化への期待に関する講演に加えて、UPF:Accellera Organization, Inc.、CPF:Si2(Silicon Initiative, Inc.)の双方から、標準化活動の最新状況や設計適用事例のご紹介をいたします。このフォーラムは、UPFとCPFの現状に関して一度に知る機会でもあり、また、今後の低消費電力設計のあるべき姿を考え論議する良い場になると確信しております。

太田光保 [EDA技術専門委員会:松下電器産業]

日時
1月25日(金) 10:00〜12:00 セッション1 SystemCユーザ・フォーラム2008
12:45〜17:15 セッション2 Power Format フォーラム
場所

アネックスホール  (会場図はこちら)

聴講料(消費税込)
  事前申込 当日申込
セッション1 2,100円 2,625円
セッション2 3,150円 4,200円
申込

事前申込みは終了しました。たくさんのお申込みありがとうございました。

※現在予稿集を1部2,100円にて販売しております。
ご要望の際は、 へご連絡ください。

定員

各200名

主催

社団法人電子情報技術産業協会 EDA技術専門委員会

協賛

Accellera Organization, Inc.
Accellera Organization, Inc.

OSCI(Open SystemC Initiative)
OSCI(Open SystemC Initiative)

Si2(Silicon Initiative, Inc.)
Si2(Silicon Initiative, Inc.)

セッション1:SystemCユーザ・フォーラム2008

1月25日(金)
10:00〜12:00

司会:長谷川 隆 氏 JEITA SystemCワーキング・グループ 主査 [富士通]

SystemCは、2005年12月にIEEEにおいて、SystemCの標準IEEE 1666-2005が承認された後も、OSCI SystemC2.2やTLM2.0のリリース等が行われ、さらに活動の範囲は広がりつつあります。そして現在もC言語ベースのシステムレベル設計言語の業界標準として、検証、設計分野で幅広く利用され、今後もさらなる期待が寄せられています。本セッションでは、1) OSCIによるSystemCアップデートとTLM2.0チュートリアル、2) JEITA SystemCワーキング・グループによるSystemCベースのTLM2.0に関する取り組みの報告、3) SystemCを用いた設計事例の発表を行います。

  • OSCIアップデート:Patric Sheridan氏 (OSCI)
  • TLM2.0チュートリアル:Thorsten Grötker氏 (OSCI)
  • TLM2.0に関する取り組み:SystemCワーキング・グループ
  • TLMを活用したソフトウェア早期開発:中村 和正 氏 [富士通]

セッション2:Power Format フォーラム

1月25日(金)
12:45〜17:15
●フォーラム紹介
太田 光保 氏 システム・デザイン・フォーラム2008WG 主査 [松下電器産業]

●最新のシステムLSI低消費電力設計技術 −標準化に期待するところ−
西口 信行 氏 [STARC 執行役員 開発第1部長]

最新のシステムLSIの低消費電力設計では、マルチ電源、マルチ閾値電圧の使用、クロックゲーティング、パワーゲーティング、ベクターレス電力計算、トランジスタゲート長調節など、さまざまな技術を組み合わせて使うことが必要となっています。本講演では、この低消費電力設計を可能にする技術の現状を解説いたします。また、これらの技術の組み合わせを間違いなく効率よくコントロールするには、標準化された方式を使う必要があり、その重要性や期待するところについても述べます。

●Unified Power Format(UPF)フォーラム(同時通訳付)

今日、消費電力は、システムLSIのアーキテクチャ担当や設計担当にとって最重要課題の一つになっています。これまで、各EDAベンダーは各々のユーザの低消費電力設計へのニーズに対応して独自仕様のフォーマットを定義し、またユーザは、それらを用いて設計をしていました。しかし、この複数のフォーマットは、設計フローの一貫性の喪失や、記述が冗長になることから来るミスや仕様変更への追従漏れなどを引き起こしていました。
UPFは、DAC 2006で多くのユーザから出された、RTLからGDSIIまでの低消費電力設計をカバーする標準Power Formatの定義要望に対して、Accellera(アクセレラ)が2007年2月に策定したものです。現在では複数のベンダーが、その低消費電力設計のフローの中で、UPFをサポートしています。
このフォーラムでは、UPFを基軸とするアーキテクチャ仕様から実装までのトータルな低消費電力設計ソリューションと、その事例のご紹介をいたします。

  • 司会/Introduction:
    Dennis Brophy 氏 [Accellera, Vice-Chair]
  • Architecting a low power design with UPF:
    Tom Chau 氏 [Synopsys, Sr. Director CAE]
  • Functional verification of a low power design:
    Stephen Bailey 氏 [Mentor Graphics, Product Marketing Manager]
  • Synthesizing and implementing the low power design :
    Arvind Narayanan 氏 [Magma Design Automation, Product Director]
  • 事例:UPF Experience & Conclusion:
    Dennis Brophy 氏 [Accellera, Vice-Chair]

●Common Power Format(CPF)フォーラム

CPFは、Cadence社が提唱し設立された標準化団体Power Forward Initiativeによって策定され、現在はSi2の標準として認定されているLow Power設計フォーマットです。本フォーラムでは、CPF標準化の背景及び最近のSi2 Low Power Coalitionグループによる活動状況について述べると共に、CPFの活用実例をご紹介いたします。電源遮断や多電源設計など複雑化する最先端Low Power設計に対する、論理検証・テスト設計・合成・配置配線・サインオフ解析までのCPFを基軸とするトータルな設計ソリューション、及びSTARC とNECマイクロシステムによるCPFの具体的な適用事例をご紹介する事で、標準フォーマットCPFを設計フローの中で共有、活用する事の利点をご説明いたします。

  • 司会/Introduction: Jake Buurma 氏 [Si2, VP]
  • CPFの概要とCPFを活用したLow Power設計環境ソリューション:
    鈴木 貞雄 氏 [日本ケイデンス・デザイン・システムズ社 シニア テクニカル マーケティング マネージャー]
  • 事例1:STARCAD-CEL PRIDE V1.5ローパワー設計フロー:
    杉岡 俊明 氏 [STARC 開発第1部 チームリーダー]
  • 事例2:65nm/55nm世代以降の究極の低消費電力SoC設計技術を目指して:
    菊池 洋 氏 [NECマイクロシステム 基盤コア開発事業部 主任]

●Power FormatへのJEITAの取り組み

山田 節 氏 JEITA EDA標準化小委員会 主査 [三洋電機]

※プログラムには変更が生じる場合がありますので、あらかじめご了承ください。