Electronic Design and Solution Fair 2008
 
アルデック・ジャパン(株)
Aldec-Japan K.K.
403
 
 
所在地 〒160-0022
東京都新宿区新宿2-4-3
フォーシーズンビル8F
Four Seasons Bldg. 8F, 2-4-3 Shinjyuku,
Shinjyuku-ku, Tokyo 160-0022 Japan
連絡先 アルデック・ジャパン株式会社
Aldec-Japan K.K.
TEL:03-5312-1791
FAX:03-5312-1795
E-mail:info@aldec.co.jp
URL:http://www.aldec.co.jp
出展物紹介 新製品
アルデックでは、FPGA/ASIC検証の品質向上と開発期間短縮を実現するためのソリューションを提供しています。当社ブースにて下記製品の展示とデモンストレーションを行います。

■STARC準拠RTL Lintチェッカ「ALINT」
RTL設計スタイルガイド VerilogHDL編 第2版に準拠したRTL Lintチェッカ

■ハードウェアアクセラレータ「HES」
PCIベースのFPGA搭載ボードによるハードウェアアクセラレータおよびエミュレーション環境。

■アサーション対応HDLシミュレータ「Riviera-PRO」
SVA/PSL/OVAアサーション言語に対応した高速HDLシミュレータ。

■FPGA向けHDLシミュレータ「Active-HDL」
デザインエントリ機能搭載の高速HDLシミュレータ。FPGA開発向けの機能を搭載したハイコストパフォーマンス製品。
プレスリリース ・アルデック社、STARC設計ルール準拠 Lint ツール「ALINT」を単独製品としてリリース(2008/1/9)
・アルデック社、Active-HDL 7.3 をリリース マルチスレッド HDL コンパイルに対応(2007/12/21)
   
   



 
 




日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております