Electronic Design and Solution Fair 2008
 
アジレント・テクノロジー(株)
Agilent Technologies Japan, Ltd.
404
 
 
所在地 〒192-8510
東京都八王子市高倉町9-1
9-1, Takakura-cho, Hachioji-shi, Tokyo, Japan
連絡先 計測お客様窓口
Customer Contact Center
TEL:0120-421-345
FAX:0120-421-678
URL:http://www.agilent.co.jp/find/eda
出展物紹介 ★計測融合による確かなソリューション〜アジレントEEsof EDA〜★
デジタルの更なる高速化、RFフロント・エンドとベース・バンドの統合など、ますます複雑化が進む高周波回路設計において、信頼性のある正確な評価を行い、効率的に設計・開発を進めるために、計測を融合させた EDA環境が不可欠となってきています。今回の出展では、高速デジタル回路設計におけるシグナル・インテグリティなどの問題に向けた Advanced Design System (ADS) の機能を中心に、計測との融合で、より実環境に即した解析を実現する弊社ソリューションを具体的な例を基にご覧いただけます。また、RFIC設計、モデリング等において重要性が高まっている Design For Yield に向けたソリューションなどにつきましてもご紹介させて頂きます。
■出展社セミナのご紹介■
DM3-25-5:1月25日(金)14:30〜15:15
「計測・シミュレーションの融合による効率的ジッタ/アイダイアグラム解析」
出展者セミナー  
アジレント・テクノロジー(株)
1月25日(金) DM3-25-5  14:30 〜 15:15
計測・シミュレーションの融合による効率的ジッタ/アイダイアグラム解析
陰浦 俊則氏 (EDAアプリケーション・エンジニアリング部)
近年高速ディジタル物理層設計において、実際の振る舞いをいかに正確にシミュレーションに反映させるかがキーポイントになってきております。
これは、計測による実測結果と対比させたシミュレーション・モデルの最適化を図ることで、設計の早い段階で、目標とする要求仕様の物理層を効率的に設計・検証することを可能にするためです。
しかしながらこれを実現するためには、従来のSPICEをベースとした時間ドメイン・シミュレーションのみならず、伝送線路としての振る舞いを正確に把握できる周波数ドメイン・シミュレーションを融合させた手法が不可欠になってきています。
当セミナーでは実測による解析を基に、時間ドメインおよび周波数ドメインによる解析をどのように使い分けて対応するべきかなどについて解説すると共に、ADSの新シグナル・インテグリティ解析機能を用いた、効率的な物理層設計・解析の手法についてご紹介致します。

   
   



 
 




日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております