Electronic Design and Solution Fair 2008
 
タナーリサーチジャパン(株)
TANNER RESEARCH JAPAN K.K.
201
 
 
所在地 〒102-0083
東京都千代田区麹町3-5-2 BUREX麹町 6F
6F BUREX Kojimachi, 3-5-2 Kojimachi, Chiyoda-ku, Tokyo
連絡先 営業部
Sales
TEL:03-3239-2840
FAX:03-3239-2860
E-mail:sales.jp@tanner.com
URL:http://www.tanner.jp
出展物紹介 新製品
Tanner Toolsは、アナログ/ミックスシグナル IC設計に特化したEDAソフトウェアです。回路図入力から SPICE シミュレーション、レイアウト、DRC/LVS 検証、寄生素子抽出まで、高機能アナログIC 設計に必要なすべてのソリューションをWindows及びLinuxプラットフォーム上に構築します。特にDRC/LVS 検証においては、ファウンダリから提供されるルールデッキを変換無しに使用することが可能で、その高い互換性と操作性でより短期間で確実な検証が可能です。

この展示会では次の新機能も展示します。
 ‐寄生容量の抽出を行う3D HiPer PX
 ‐ファウンドリから提供されるLVSルールデッキを変換なしに利用するHiPer Extract
 ‐SDL Router
 ‐Verilog Aシミュレーション
 ‐Linuxサポート

長年、アナログ技術者の厳しい要求に鍛えあげられたTanner Toolsは、コンセプトからシリコンまでの設計期間短縮に貢献し、コンシューマ エレクトロニクス、次世代ワイヤレス、画像処理、電源管理、RFおよびバイオメディカル市場の何千社もの企業で採用されています。
是非、最新機能とコストパフォーマンスを会場にてご確認下さい。
出展者セミナー  
タナーリサーチジャパン(株)
1月24日(木)
新製品
DM2-24-3  12:30 〜 13:15
高性能アナログ/ミックスシグナルIC設計ツール HiPer Silicon の紹介
(日本語でのプレゼンテーションです。)

工学博士 イスピル ラーグプ 氏 (技術部
テクニカルマネージャ)
高性能アナログ/ミックスシグナルICを早期に市場投入するためには、大手の設計ツールしかないと考える方が多いですが、高額なのでなかなか手が出ません。
タナーリサーチは、長年マーケットの厳しい要求に鍛えられ、回路設計からレイアウト設計、検証まで他社製品と互換性が非常に優れたトータルソリューションHiPer Siliconを低いTCO(総所有コスト)で提供しています。
1月25日(金)
新製品
DM1-25-4  13:30 〜 14:15
高性能アナログ/ミックスシグナルIC設計ツール HiPer Silicon の紹介
(日本語でのプレゼンテーションです。)

工学博士 イスピル ラーグプ 氏 (技術部
テクニカルマネージャ)
高性能アナログ/ミックスシグナルICを早期に市場投入するためには、大手の設計ツールしかないと考える方が多いですが、高額なのでなかなか手が出ません。
タナーリサーチは、長年マーケットの厳しい要求に鍛えられ、回路設計からレイアウト設計、検証まで他社製品と互換性が非常に優れたトータルソリューションHiPer Siliconを低いTCO(総所有コスト)で提供しています。

   
   



 
 




日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております