Electronic Design and Solution Fair 2008
 
(株)半導体理工学研究センター
Semiconductor Technology Academic Research Center
102
 
 
所在地 〒222-0033
横浜市港北区新横浜3-17-2 友泉新横浜ビル6F
連絡先 企画部

TEL:045-478-3300
FAX:045-478-3310
URL:http://www.starc.jp
出展物紹介 世界に挑戦する”STARCの最新設計技術と標準化技術”を、パネル展示とデモ紹介、ブース内プレゼンテーションでご紹介します。

【STARCの最新設計技術】
●STARCAD-SLD (システムレベル設計)
 ・ベンダーフリーのTLモデリングガイド
 ・高効率システムレベル設計を実現するTL設計環境
●STARCAD-CEL (プロセスフレンドリー設計)
 ・設計生産性向上を実現する,
   (1)超低消費電力LSI設計環境
   (2)DFM設計技術
   (3)SSTA設計技術
●STARCAD-Clouseau (テスト&故障解析)
 ・低電力設計でのテストの問題解決
 ・ベンダーフリーのテストデータインターフェース
●Mixed Signal設計
 ・次世代に求められるアナログIP設計技術

【STARCの標準化技術】
●コンパクトモデルHiSIMの国際標準化
●世界をリードするTLモデリング標準化活動
●業界レファレンスを目指すIP機能検証ガイド
●標準テスト言語STILの利用推進
●業界標準としてのRTLスタイルガイド普及

【産学連携】
●大学共同研究・教育 
●先端プロセスLSI試作シャトルサービス
出展者セミナー  
(株)半導体理工学研究センター
1月24日(木) F202-24-4  13:30 〜 14:15
「世界に挑戦する”STARCの最新設計技術と標準化技術”」(1)
 古井 芳春 (企画部 部長代理)
 西口 信行 (執行役員開発第1部長)
【STARCの標準化技術】
  ・HiSIMモデルの国際標準化
  ・IP機能検証ガイド
【STARCの最新設計技術】
 ●STARCAD-CEL (プロセスフレンドリー設計)
  ・設計生産性向上を実現する,
    (1)超低消費電力LSI設計環境
    (2)DFM設計技術
    (3)SSTA設計技術
1月24日(木) F202-24-5  14:30 〜 15:15
「世界に挑戦する”STARCの最新設計技術と標準化技術”」(2)
 武井 勉 (開発第2部 高位設計開発室 チームリーダー)
 相京 隆 (開発第2部 テスト&故障解析開発室 室長)
 坪井 邦彦 (開発第2部 Mixed Signal開発室 室長)
【STARCの最新設計技術】 
 ●STARCAD-SLD (システムレベル設計)
  ・ベンダーフリーのTLモデリングガイド
  ・高効率システムレベル設計を実現するTL設計環境
 ●STARCAD-Clouseau (テスト&故障解析)
  ・低電力設計でのテストの問題解決
  ・ベンダーフリーのテストデータインターフェース
  ・世界をリードするSTIL推進活動
 ●Mixed Signal設計
  ・次世代に求められるアナログIP設計技術

プレスリリース ・半導体設計技術教育カリキュラムの「システムLSI設計」に新たなコースが誕生  - システムアルゴリズムからのトップダウン設計技術の習得が可能に -(2008/1/21)
・トランザクションレベル設計のリファレンスとなるTLモデリングガイドをリリース(2008/1/18)
・日本発の高耐圧トランジスタモデル HiSIM-LDMOSが国際標準へ!  〜 情報家電・自動車などの低消費電力化によりエコ社会を拓く 〜(2008/1/17)
   
   



 
 




日本エレクトロニクスショー協会
phone : 03-5402-7601 FAX:03-5402-7605
http://www.jesa.or.jp
ALL Rights Reserved by Japan Electronics Show Association
当サイトはIE5.0以上、 NN4.7以上で動作確認を行っております