ホーム » 出展者情報 » 出展者セミナープログラム/検索

出展者セミナープログラム/検索


■聴講料 無料 / ■参加申込不要(先着順)

検索条件を選択してください。
■日付から選択 全ての日にちを選択 1月24日(木) 1月25日(金)
■時間帯から選択
■セミナー取扱品目から選択
※Ctrlボタンで
複数選択が可能です
※全てを選択する以外は
└のある項目から選択して下さい。
■フリーワード入力
 
■出展者名から検索
※Ctrlボタンで
複数選択が可能です

検索条件>>
日付: 全ての日にちを選択   時間帯: 全てを選択   出展者名: 全てを選択
※出展社名50音順で表示します
アンソフト・ジャパン(株)
1月25日(金) DM4-25-2 11:30 〜 12:15
CMOS SOIによる60GHz WPAN RFIC設計
中谷 彰文氏 (HFプロダクト マーケティングマネージャー)
WPANへの65nm CMOS の適用例について、ご紹介します。
WPANの代表的なものとして、すでに実用化されているBluetoothや、これから期待されているUWB、Zigbeeなどが挙げられますが、このセッションでは、さらに1Gbit/sを超える高速な伝送を可能とするWPANとして期待されているミリ波WPAN回路の65nm CMOS SOIでのNEXXIMおよびHFSSを用いた設計例をご紹介します。

イノテック(株)
1月24日(木) DM2-24-4 13:30 〜 14:15
Arteris NoC, ”シリコンで実証された唯一の
Network on Chipソリューション”

Xavier Leloup氏 (Arteris Inc.
Manager Solutions Architect)
Arteris社は複雑さを増す今日のSoC開発でボトルネックとなるオンチップ・インターコネクトにおいて、低消費電力、広帯域、柔軟性、ワイヤ数の削減、容易なタイミング収束を実現できるシリコンで実証された唯一のネットワーク・オン・チップ(NoC)ソリューションを提供します。
本セミナーでは、NoCの技術を紹介し、Arteris社のツールで要求される性能を満たすNoCを如何に実現できるかをご覧頂きます。
1月24日(木) DM4-24-6 15:30 〜 16:15
仕様ミスによる設計イタレーションを軽減するための
ESL-IP/SOCレジスタ設計環境のご紹介

Simon Rance氏 (Beach Solutions Inc.
Director of Applications and Services)
Beach Solutions社のEASI Tools Suiteは、SoC内に必要
なIPおよびシステム・インターフェースの仕様から、ドキュメント、バスインターフェース回路(SystemC/RTL)、レジスタ
検証コード(C/Verilog/SV)など各種設計ファイルを自動生成するツールです。
本セミナーでは、Beach Solutions社製品の概要説明の他、既にご採用戴いております富士ゼロックス(株)様より、
ご使用されている運用実例をご紹介させて戴きます。
1月25日(金) DM2-25-2 11:30 〜 12:15
業界屈指の低消費電力、高密度、高品質を実現!先端プロセスSoC向け組込みメモリーIPのご紹介
Farzad Zarrinfar氏 (Novelics LLC
President)
Many of today’s SoCs, ASICs, and ASSPs contain one or multiple memory IP types such that the reliability, performance, power and cost of the product is mainly determined by the integrated memory IP’s. Innovative memory IPs is required for implementation of a differentiated product in today’s competitive market. In order to achieve the most optimum solution through careful exploration and analysis, a memory generator platform is needed to shorten design cycle and time to profit.

This requires innovative memory IPs using advanced design techniques in bulk CMOS process with no additional masks or process steps. Such memory IPs is implemented in a platform which can be used in architectural “what if” phase for exploration as well as for actual implementation phase. This platform provides critical information such as area, aspect ratio, access time, set up time, active power, and memory leakage. Such a powerful, cost effective, flexible and automated solution has not been available to designers. Benchmarks for memory IPs such as one-transistor SRAM, six-transistor SRAM, One-Time-Programmable (OTP) memory, high speed caches, ROM and Register Files will be provided.
1月25日(金) DM4-25-5 14:30 〜 15:15
アプリケーション特化命令セット・プロセッサ(ASIPs)の
設計とプログラミングのためのリターゲッタブル設計
ツールのご紹介

小山 博氏/Gert Goossens氏 (三洋LSIデザイン・システムソフト株式会社
 代表取締役社長
Target Compiler Technologies N.V.
 CEO
組込みSoCは、性能、柔軟性、消費電力、設計期間等多くの複雑な機能を最適なバランスで統合します。汎用プロセッサの従来モデルではもはや十分ではないかもしれません。このセミナーでは組込みSoCの計算ノードとしてアプリケーション特化命令セット・プロセッサ(ASIPs)の概念を議論します。 ASIPsのアーキテクチャ探索、HW論理合成、SW開発、検証環境を提供する新しいリターゲッタブルなツール群を概説します。
また、ユーザ適用事例として、三洋LSIデザイン・システムソフト株式会社様より、IP designerを用いたC言語でプログラム可能な低電力DSPの開発事例を発表頂きます。

(株)エーイーティー
1月25日(金) E204-25-4 13:30 〜 14:15
設計ワークフローへの3次元電磁界解析ツールの適用
上沢 彰洋 (技術部)
近年、動作周波数の高速化と動作電圧の低電圧化はLSI、パッケージ、PCBの各設計段階において更なる最適化を求められるようになりました。
本講演では、電磁界解析ツールを上手く設計フローに取り込むことによって設計品質の向上、リードタイムの短縮、若手技術者の育成を目指すためのヒントをご提案致します。

(株)エッチ・ディー・ラボ
1月25日(金) E204-25-5 14:30 〜 15:15
検証環境評価ツールCertess社『Certitude』のご紹介
長野 義史(予定)氏 (代表取締役社長)
Certess社の『Certitude』は、検証環境のバグ発見能力を正確に把握するための世界で始めてのFunctional  Qualificationツールです。
『Certitude』を利用することにより如何に検証の品質改善が可能になるかと解説します。
1月25日(金) CM3-25-6 15:30 〜 16:15
HDLABが提供するSystemCソリューションの紹介(予定)
若月 慎治(予定)氏 (EDA事業部 テクニカルグループ)
HDLABでは、SystemCを利用した回路インプルメンテーション、検証戦略の策定から実際の検証環境の構築まで、現場のSystemC設計者の立場にたったソリューションの提供をしています。
SystemC利用を成功に導くために、特に考慮すべきポイントを中心に、実際の設計現場で本当に役立つ情報のみを概説します。
1月25日(金) F202-25-7 16:30 〜 17:15
『SystemC動作合成スタイルガイド』のご紹介
長谷川 裕恭(予定)氏 (代表取締役)
SystemC動作合成スタイルガイドは、業界で初の動作合成を有効に利用するための、ノウハウ解説と豊富な実例を編纂したものです。SystemC設計者のビギナーからエキスパートまで、特にお役に立てる代表的な動作合成スタイルガイドの項目について解説します。

(株)沖ネットワークエルエスアイ
1月24日(木) E204-24-5 14:30 〜 15:15
こんな時どうする?新世代SoC開発へのヒント
 〜設計会社が提案する新時代の検証手法〜

森義一氏 (デザイン本部シニアマネージャー)
マルチコア時代に入りSoCは新世代へと変化しています。SoCのアーキテクチャは変貌し、その設計・検証は大規模化に加え、次々に出現する課題を解決する必要があります。本セミナーでは、新世代SoCの特徴、例えば
インターコネクト、高速インタフェース、専用アクセラレータ開発などを取り上げながら、その設計・検証のためのヒントを示します。そして、そのヒントの実現に向け弊社がご提供するサービスについてご紹介致します。



<<前の10件  ■ 1 2 3 4 5 6 7 8 9 10  ■ 次の10件>>